JPS58159582A - 液晶駆動用集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 コノ発明は、液晶表示器を駆動するための電圧を発生す
る液晶駆動用集積回路に関する。

〔発明の技術的背景とその問題点〕

近年、各種ディジタル電子機器においては、ディジタル
論理回路を相補形ＭＯ８回路にょって構成し、さらに表
示器として液晶表示器を用いることにより、セットの小
形化および低消費電力化を計りつつある。しかしながら
、この低消費、カイ、（１工□表１．（よ、％イ、工。

。 性から交流電圧を印加し、積算された電圧成分を零にす
ることが長寿命化の上で不可欠である。

ところで、液晶表示器を用いた最近のシステムは、ＬＩ
８技術の発展に伴なって、ＩＣ化された一つの制御部と
液晶表示器の二つから構成される場合が多い。すなわち
、実際に液晶表示器を駆動するために用いられる複数の
電圧レベルを持つ交流電圧を発生する駆動部は、他の論
理部等と共に同一のＩＣ内に構成される。一方、上記Ｉ
Ｃ化された制御部を動作させるための電源電圧と、液晶
表示器の動作電圧範囲とが一致しない場合が多々あり、
このような場合に従来では、液晶駆動用集積回路として
第１図ないし第４図に示すような回路方式のものが開発
されている。

第１図に示すものは、駆動部Ｉを内蔵するＩＣ化された
制御部２に対し、駆動部１以外の制御部２に電源電圧Ｖ
ＤＤを与え、さらに駆動部１にはこれと異なる電源電圧
ＶＣＣを与えるようｉこしたもので、一般にＶＤＤより
もＶａＣＯ方が小さな電圧となる。そして、駆動部１で
作られるアースとＶＯＯとの間の電圧範囲を持つ交流電
圧が液晶表示器３に与えられることにより、液晶表示器
３では安定した表示がなされるものでおる。

ところが、上記第１図回路の方式では電源電圧が２種類
必要となり、システム全体の価格が高価となってしまう
欠点がある。

第２図に示すものは、ＩＣ化された制御部２の外部に電
源電圧ＶＤＤ分割用の一対の抵抗４゜５を設けて前記ア
ースとｖｃｃとの間の電圧範囲に対応するＶＤＤとＶＩ
、ＣＤ　　との間の電圧範囲を作り、これを制御部２の
駆動部ｌに与えるようにしたものである。

ところで、液晶セグメント群を時分割で選択走査するダ
イナミック型駆動方式においては、他の表示器にくらべ
て液晶の応答速度が極めて遅いため、通常３つ以上の電
圧レベルヲ用いて液晶を駆動することが必要となり、こ
のため駆動部１内では電源間に少なくとも４個以上の抵
抗が直列接続される。

第３図は上記駆動部１において３つの電圧レベルを得る
ための電圧分割回路具の構成図である。ここでＶＤＤ印
加点とｖＬｏＤ　印加点との間には比較的高い値（たと
えば１００にΩ〜４００にΩ）でかつ等しい値の電圧分
割用の抵抗１１〜１４が直列挿入される。また、上記抵
抗１１に対して抵抗１５とＰチャネルＭＯ８ＦＥＴ　Ｚ
　９からなる直列回路が並列接続され、抵抗１２に対し
てＰチャネルＭＯ８ＦｇＴ　２０と抵抗１６からなる直
列回路が並列接続され、抵抗１３に対して抵抗１７とＮ
チャネルＭＯ８ＦＥＴ　２　Ｊからなる直列回路が並列
接続され、抵抗１４に対してＮチャネルＭＯ８ＦＥＴ　
２２と抵抗１８とからなる直列回路が並列接続される。

上記各抵抗１５〜１８の値はそれぞれ比較的低い値（た
とえば１０にΩ）でかつ等しく設定されている。上記Ｐ
チャネルＭＯ８ＦＫＴ　Ｊ　９　、２　ＤおよびＮチャ
ネルＭＯ１３ＦＥＴ２１．２２は、それぞれ液晶の表示
期間の開始時の一定期間にオンするようにパルスφある
いは７で制御され、表示すイクルの開始時にＶＯＯＦＥ
Ｔ　Ｊ　９〜２２がオンすることによって低抵抗１５〜
１８でＶＤＤとＶＬＯＤ　間の電圧レベルが得られる。

この時、その内部抵抗（抵抗１５〜１８に対応）は低い
ため、給電速度が速くなって液晶を駆動するのｌこ良好
となり、表示もれの改善に寄与する。そしてＭＯＳＦＥ
Ｔ　１９〜２２がオフすると、分割電位は今度は高抵抗
１１〜１４によって分割された電位レベルとして与えら
れるため、低消費電力化に適したものである。このよう
な電圧分割回路ＬＡにおいて安定した分割電位を得るた
めには、前記第２図に示す電圧分割用抵抗４．５のイン
ピーダンスを電圧分割回路内の抵抗１１〜１４のインピ
ーダンスよりも十分に小さくする必要があり、この結果
、第２図に示す方式のものでは無駄な電力が抵抗４．５
によって多く消費されてしまい、低消費電力を追求する
システムには不向きである。

第４図に示すものは、駆動部１を動作させるための低い
電源電圧ＶＤＤによって駆動部１以外の他の制御部２も
動作させるようにしたものである。このような回路方式
では、前記価格の問題や消費電力の問題は生じない。と
ころが駆動部１を除く制御部２は低い電圧によって動作
を行なうために処理速度が低下するという不都合が生じ
る。

すなわち、従来回路では価格、消貴電力および処理速度
の三つの条件をすべて満足するような液晶駆動用集積回
路は存在していない。

〔発明の目的〕

したがって、この発明の目的は、価格が安価で消費電力
も少なくしかも処理速度も高速な三つの条件をすべて満
足するような液晶駆動用集積回路を提供することにある
。

〔発明の概要〕

この発明に係る液晶駆動用集積回路は、実際に液晶表示
器を駆動するために用いられる複数の電圧レベルを持つ
交流電圧を発生する駆動部に供給される電源間に、複数
の電圧分割用の抵抗を直列接続して直列回路を構成し、
この直列回路の中間点から上記複数の電圧レベルを取り
出すようにし、さらに上記直列回路に対してバイアス用
の抵抗を直列接続し、このバイアス用の抵抗によって所
定の電圧降下を生じせしめて上記直列回路間の電圧範囲
を液晶表示器の動作電圧範囲と一致させることにより、
上記駆動部と共に同−ＩＣ内に集積化される制御部への
電源電圧１こよって駆動部を動作可能とするようにした
ものである。

〔発明の実施例〕

以下、図面を参照してこの発明の一実施例を説明する。

この発明に係る液晶駆動用集積回路は、前記第４図に示
すように集積化された同−ＯＩＣ内に構成される駆動部
１および制御部２に対して同一の電源電圧ＶＤＤを与え
ると共に、このＶＤＤＯ値が制御部２において十分高速
な処理速度が得られるように設定し、かつ駆動部１にお
ける電圧分割回路を第５図に示すように構成したもので
ある。なお、第５図において前記第３図回路と対応する
箇所には同一符号を付す。

第５図に示す電圧分割回路↓」では抵抗１１〜Ｚ４から
なる直列回路の一端とアースとの間にもう一つの抵抗２
３が接続され、この結果、ＶＤＤとアースとの間には５
つの抵抗１１〜１４および２３が直列接続される。また
、上記抵抗２３に対して抵抗２４およびＮチャネルＭＯ
８ＦＥＴ２５からなる、前記と同様に表示すイクルの開
始時において液晶への給電速度を高めるための直列回路
が並列接続され、このＭＯ１３ＦＥＴ２５のゲートには
ＭＯＳＦＥＴ　２１．２２と同様にインバータ２６によ
って作られるパルスｊが与えられる。さらに２つの抵抗
１１．１２の接続点であるａ点とＶＤＤとの間にはＰチ
ャネルＭＯ８ＦＥ７２７が、２つの抵抗１３．１４の接
続点である０点および抵抗１４．２３の接続点であるｄ
点間にはＮチャネルＭＯ８ＦＥＴ２＆がそれぞれ接続さ
れ、この両ＭＯ８ＦＥＴ　２７　。

２８は、前記制御部２から出力される、液晶の電圧極性
指定信号Ｗで制御され、この制御によってａ点の電圧レ
ベルＶＡ　　および０点の！圧しベルｖＢ　　がそれぞ
れ制御される。

また、ｖＤＤと液晶のコモン電極駆動回路（２の出力点
ｅ点との間には２つのＰチャネルＭＯ８ＰＥＴ　、９０
　、３１が直列接続され、同じくｅ点と前記ｄ点との間
には２つのＮチャネルＭＯ８ＦＥＴ　３２，３　Ｊが直
列接続され、前記２つの抵抗１２．１３の接続点である
ｂ点と前記ｅ点との間には、並列接続されたＮチャネル
ＭＯ８ＦＥＴ　３４．ＰチャネルＭＯ８ＦＩＴ　３５が
接続される。ナントゲート３６には、前記制御部２から
出力されるコモン出力制御信号ｄｌ（１：”１．ｓ２．
３）およびブランキング信号ＢＬＫが入力され、このナ
ントゲート３６の出力でＭＯ８ＦＥＴ３５が制御され、
またインバータ３７を介してＭＯ８ＦＦ、Ｔ３４，３１
．３２が制御され、さらにインバータ３８による前記信
号Ｗの反転信号でＭＯＳ　ＦＥＴ　３０　、３３が制御
され、コモン電極４８号ＣＯＭＩ　（ｔ＝１　、２　、
３）がｅ点に得られる。

このような構成でなる回路において、電源電圧ＶＤＤが
与えられると、ｄ点の電圧は抵抗２３の抵抗値に応じた
値となる。すなわち、いま抵抗１１〜１４の値がすべて
等しくこれをＲ１とし、抵抗２３の値をＲ１とする。ま
た、液晶の表示期間では前記２つのＭＯＳ　ＦＥＴ　２
７　、２８のうちいずれか一方がオンしており、このオ
ンしているＭＯＳ　ＦＥＴ　２７オたは２８によって抵
抗１１または１４０両端が短絡されるため、この期間の
ｄ点の電圧すなわち抵抗３２における降下電圧ＶＬＯＤ
　　は次式で与えられる。

すなわち、ｄ点はアースに対して上記式で表わされる電
圧ＶＬＯＤ　だけバイアスされることになる。したがっ
て、いま、ｖＤＩ）−”’ＬｏＩ）が液晶表示器の動作
電圧範囲と一致するように抵抗２３の抵抗値Ｒ８を選択
すれば、この集積回路に与えられる液晶表示器の動作電
圧よりも高い電源電圧を用いて液晶表示器を駆動するこ
とができる。したがってＶＤＤは制御部２において十分
に高い処理速度が得られるような高い値にすることがで
き、また外部にインピーダンスの低い電圧分割用の抵抗
を設ける必要がなくまた抵抗１１〜１４および２３の抵
抗は十分に高くすることができるので無駄な電力を消費
することもなく、さらには単一電源でよいためシステム
全体の価格も安価とすることができる。

第６図は第５図に示す電圧分割回路上」からの電圧レベ
ルＶＡ　＊　ＶＢを用いて、液晶のセグメントを駆動制
御するためのセグメント信号を得るセグメント駆動回路
であり、前記電圧レベルｖＡおよびＶＢを電源として、
ＰデャネルＭＯ８ＦＥＴ４１およびＮデャネルＭ０８Ｆ
Ｅ７４２のゲートに、制御部２からのセグメントデータ
Ｉが与えられ、表示セグメントへの４値レベルのセグメ
ント出力Ｓを得る。

第７図は上記第５図回路の信号波形図であり、ブランキ
シグ信号眉１がルベルの場合、ｅ点にはＣＯＭＩ　、の
ようなコモン電極信号が出力され、信号ｄ１がルベルの
ときＣ０Ｍ１−１４ｉｖＤＤレベルあるいはＶＬＯＤ　
　レベルとなるため、この時選択されているセグメント
は点灯する。一方、信号ｉ１が０レベルの場合、ｅ点に
はＣｏＭｌ−嘗のようなコモン電極信号が出力されるが
、電圧は常に中間レベルなので、セグメントが選択され
ていても点灯しない。また、表示された内容を強制的に
消去する場合、ＢＬＫをＯレベルとすることにより、コ
モン電極信号は常にＣＯＭ　１−１となるので、表示は
消去される。

このように、上記実施例によれば、集積回路内に電圧分
割用の抵抗１１〜１４からなる直列回路とバイアス用の
抵抗２３とを直列接続し、これに電源電圧を与えて抵抗
２３で所定の電圧降下を生じせしめ、直列回路間の電圧
範囲を液晶表示器の動作電圧範囲と一致させるようにし
たので、制御部２に十分高い電源電圧を与えることがで
き、これによって十分に高い処理速度を達成することが
でき、また従来のように外部にインピーダンスの低い電
圧分割用の抵抗を設けて電圧を分割する必要がないので
無駄な電力を消費することもなく、さらには単一電源で
よいのでシステム全体としての価格を安価とすることが
できる。

なお、この発明は上記実施例に限定されるものではなく
種々の変形が可能である。たとえば第５図においてアー
スとＭＯＳ　ＦＥＴ　２５および抵抗２３の接続点との
間にスイッチ素子を設は表示を行なわない時にこのスイ
ッチ素子をオフさせることにより、電圧分割回路１０等
に流れる電流を遮断して低消費電力化を高めるようにし
てもよい。

〔発明の効果〕

以上説明したようにこの発明によれば、価格が安価で消
費電力も少なくしかも処理速度も高速な三つの条件をす
べて満足するような液晶駆動用集積回路を提供すること
ができる。

【図面の簡単な説明】

第１図ないし第４図はそれぞれ従来の液晶駆動用集積回
路の構成図、第５図はこの発明の一実施例の構成図、第
６図は第５図回路で得られる電圧を用いたセグメント駆
動回路の構成図、第７図は第５図回路の信号波形図であ
る。 １・・・駆動部、２・・・制御部、３・・・液晶表示器
、１１・・・電圧分割用の抵抗、２３・・・バイアス用
の抵抗。 出願人代理人　　弁理士　鈴　江　武　彦第１０ 第２囚 第３（！！ Ｖｏ。 ｓｓ 第４（！Ｉ ｓｓ

Claims (1)

【特許請求の範囲】
1. 電源間に複数の電圧分割用の抵抗を直列接続して直列回
   路を構成し、この直列回路の中間点から液晶表示器を駆
   動するためｌこ用いられる電圧レベルを取り出すように
   すると共に、上記直列回路に対してバイアス用の抵抗を
   直列接続し、このバイアス用の抵抗によって所定の電圧
   降下を生じせしめて上記直列回路間の電圧範囲を液晶表
   示器の動作電圧範囲と一致させるようにしたことを特徴
   とする液晶駆動用集積回路。