JPH0248909B2 - - Google Patents
Info
- Publication number
- JPH0248909B2 JPH0248909B2 JP53059554A JP5955478A JPH0248909B2 JP H0248909 B2 JPH0248909 B2 JP H0248909B2 JP 53059554 A JP53059554 A JP 53059554A JP 5955478 A JP5955478 A JP 5955478A JP H0248909 B2 JPH0248909 B2 JP H0248909B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- liquid crystal
- waveform
- counter electrode
- generation circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/04—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of a single character by selection from a plurality of characters, or by composing the character by combination of individual elements, e.g. segments using a combination of such display devices for composing words, rows or the like, in a frame with fixed character positions
- G09G3/16—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of a single character by selection from a plurality of characters, or by composing the character by combination of individual elements, e.g. segments using a combination of such display devices for composing words, rows or the like, in a frame with fixed character positions by control of light from an independent source
- G09G3/18—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of a single character by selection from a plurality of characters, or by composing the character by combination of individual elements, e.g. segments using a combination of such display devices for composing words, rows or the like, in a frame with fixed character positions by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
Description
本発明は、誤点灯させることなく、しかも低消
費電力で液晶表示装置を駆動し得る集積回路装置
に関するものである。 第１図にLSI装置の全体ブロツク例を示す。１
は中央処理回路、２は表示データ記憶回路、３は
液晶駆動電圧発生回路、４はセグメント波形発生
回路、５は対向電極波形発生回路、６は液晶表示
体である。 第２図は液晶駆動電圧発生回路３の具体的な回
路例を示すものであり、中央処理回路１から供給
される信号FRにより、ｐチヤンネルのMOSスイ
ツチング回路（で図示）またはｎチヤンネルの
MOSスイツチング回路（で図示）を適宜スイ
ツチングして、R1〜R4からなるブリーダ抵抗の
各接続点からVB，VM，VAの電圧波形を発生せし
める。抵抗R1〜R4の値が同一で、電源電圧VDDが
−3Vであるとすれば、FR信号に対して各VB，
VM，VAの電圧波形は第１表のようにである。
費電力で液晶表示装置を駆動し得る集積回路装置
に関するものである。 第１図にLSI装置の全体ブロツク例を示す。１
は中央処理回路、２は表示データ記憶回路、３は
液晶駆動電圧発生回路、４はセグメント波形発生
回路、５は対向電極波形発生回路、６は液晶表示
体である。 第２図は液晶駆動電圧発生回路３の具体的な回
路例を示すものであり、中央処理回路１から供給
される信号FRにより、ｐチヤンネルのMOSスイ
ツチング回路（で図示）またはｎチヤンネルの
MOSスイツチング回路（で図示）を適宜スイ
ツチングして、R1〜R4からなるブリーダ抵抗の
各接続点からVB，VM，VAの電圧波形を発生せし
める。抵抗R1〜R4の値が同一で、電源電圧VDDが
−3Vであるとすれば、FR信号に対して各VB，
VM，VAの電圧波形は第１表のようにである。
【表】
第３図はセグメント波形電圧回路４の１セグメ
ントに対する具体的な回路例を示すものであり、
第４図のような構成を有する液晶表示体では８個
の回路が並設される。VA，VBは上述した液晶駆
動電圧発生回路３から供給されるものであつて、
ｐ及びｎチヤンネルMOSトランジスタ（及び
で図示）からなるインバータ回路のそれぞれソ
ース端子に各VA，VBの電圧波形を印加するよう
にしている。イクスクルシーブオアゲートEx―
ORは、信号FRと表示データ記憶回路２から供給
されるセグメント選択信号Segiを入力し前記イン
バータ回路を制御するが、信号FRとVA，VBの電
圧波形との関係は第２表のとおりであり、結局、
この回路では信号FRとSegiによつて第２表のSiに
示すような電圧のセグメント波形を出力する。 即ち、上記した第３図のインバータ回路では、
信号FRがＬレベルにあるときは第１表よりVBは
“０”Ｖ，VAは“−２”Ｖが印加され、そして信
号SegiがＬレベルであるとEx―ORの出力のＬレ
ベルとなると共にｐチヤンネルMOSトランジス
タがOFF、ｎチヤンネルMOSトランジスタが
ON動作し、Siとして−2Vが出力される。なお、
信号SegiがＨレベルのときはEx―ORの出力はＨ
レベルとなつてｐチヤンネルトランジスタがON
（ｎチヤンネルMOSトランジスタがOFF）し、Si
として0Vが出力される。 また、信号FRがＨレベルにあるときはVBは−
1V，VAは−3Vが印加され、信号SegiがＬレベル
であると、Ex―ORの出力がＨレベルとなると共
にｐチヤンネルMOSトランジスタがON（ｎチヤ
ンネルMOSトランジスタがOFF）し、Siとして
−1Vが出力される。なお、信号SegiがＨレベル
のときはEx―ORの出力はＬレベルとなつてｎチ
ヤンネルMOSトランジスタがON（ｐチヤンネル
MOSトランジスタがOFF）し、Siとして−3Vが
出力される。この動作は第２表の通り動作するも
のである。
ントに対する具体的な回路例を示すものであり、
第４図のような構成を有する液晶表示体では８個
の回路が並設される。VA，VBは上述した液晶駆
動電圧発生回路３から供給されるものであつて、
ｐ及びｎチヤンネルMOSトランジスタ（及び
で図示）からなるインバータ回路のそれぞれソ
ース端子に各VA，VBの電圧波形を印加するよう
にしている。イクスクルシーブオアゲートEx―
ORは、信号FRと表示データ記憶回路２から供給
されるセグメント選択信号Segiを入力し前記イン
バータ回路を制御するが、信号FRとVA，VBの電
圧波形との関係は第２表のとおりであり、結局、
この回路では信号FRとSegiによつて第２表のSiに
示すような電圧のセグメント波形を出力する。 即ち、上記した第３図のインバータ回路では、
信号FRがＬレベルにあるときは第１表よりVBは
“０”Ｖ，VAは“−２”Ｖが印加され、そして信
号SegiがＬレベルであるとEx―ORの出力のＬレ
ベルとなると共にｐチヤンネルMOSトランジス
タがOFF、ｎチヤンネルMOSトランジスタが
ON動作し、Siとして−2Vが出力される。なお、
信号SegiがＨレベルのときはEx―ORの出力はＨ
レベルとなつてｐチヤンネルトランジスタがON
（ｎチヤンネルMOSトランジスタがOFF）し、Si
として0Vが出力される。 また、信号FRがＨレベルにあるときはVBは−
1V，VAは−3Vが印加され、信号SegiがＬレベル
であると、Ex―ORの出力がＨレベルとなると共
にｐチヤンネルMOSトランジスタがON（ｎチヤ
ンネルMOSトランジスタがOFF）し、Siとして
−1Vが出力される。なお、信号SegiがＨレベル
のときはEx―ORの出力はＬレベルとなつてｎチ
ヤンネルMOSトランジスタがON（ｐチヤンネル
MOSトランジスタがOFF）し、Siとして−3Vが
出力される。この動作は第２表の通り動作するも
のである。
【表】
第５図は対向電極波形発生回路５の１対向電極
に対する具体的な回路例を示すものであり、第４
図のような液晶表示体では４個の回路が並設され
る。信号Hi′及び反転信号′は中央処理回路１
から供給され、並設された各回路に対してそれぞ
れタイミングのずれた信号が入力される。FRは
同中央処理回路１から供給される信号Rの反転
信号であり、信号FRと信号Hi′を入力するナンド
ゲートNAの出力によりｐチヤンネルのMOSス
イツチング回路（で図示）を、また信号Rと
信号Hi′を入力するアンドゲートＡの出力により
ｎチヤンネルのMOSスイツチング回路（で図
示）をスイツチングするようにしている。これら
スイツチング回路はアース・電源電圧VDD（−3V）
間に直列接続されるとともに、この接続点に、
VMの電圧波形を印加し信号Hi，によりスイツ
チング制御する、ｐ及びｎチヤンネルMOSトラ
ンジスタ（及びで図示）からなるトランスミ
ツシヨンゲートを接続し、接続点から１対向電極
の電圧波形Hiを発生する。信FR，Hi′に対するHi
の電圧波形の様子を示すと第３表のとおりであ
る。
に対する具体的な回路例を示すものであり、第４
図のような液晶表示体では４個の回路が並設され
る。信号Hi′及び反転信号′は中央処理回路１
から供給され、並設された各回路に対してそれぞ
れタイミングのずれた信号が入力される。FRは
同中央処理回路１から供給される信号Rの反転
信号であり、信号FRと信号Hi′を入力するナンド
ゲートNAの出力によりｐチヤンネルのMOSス
イツチング回路（で図示）を、また信号Rと
信号Hi′を入力するアンドゲートＡの出力により
ｎチヤンネルのMOSスイツチング回路（で図
示）をスイツチングするようにしている。これら
スイツチング回路はアース・電源電圧VDD（−3V）
間に直列接続されるとともに、この接続点に、
VMの電圧波形を印加し信号Hi，によりスイツ
チング制御する、ｐ及びｎチヤンネルMOSトラ
ンジスタ（及びで図示）からなるトランスミ
ツシヨンゲートを接続し、接続点から１対向電極
の電圧波形Hiを発生する。信FR，Hi′に対するHi
の電圧波形の様子を示すと第３表のとおりであ
る。
【表】
以上の動作をまとめてタイムチヤートに示すと
第６図のとおりであり、第１図の液晶表示体６は
１／４デユテイ，1/3バイアスでダイナミツク駆動さ
れる。なおタイムチヤートではSegiの波形は例示
であり任意に取り得る。この例ではセグメントS1
と対向電極H1及びH2の交点が点灯する。 さて、従来は、VA，VB，VMの液晶駆動電圧を
得るため、第２図に明らかなようにブリータ抵抗
回路を構成し、常時電流iBを流していた。しかし
ながら、LSI装置の低消費電力化に伴ない、電流
iBによる消費電流は全体の消費電力に比較して大
きな比率を占め、低消費電力化の大きな防げにな
つてきた。 本発明はこのような点に鑑みなされたもので、
例えば液晶表示式時計では真夜中等全く使用しな
いときがあることに注目し、このようなときには
中央処理回路１から信号Ｗを発生させ、ブリーダ
抵抗における電流路を遮断し、ブリーダ抵抗に流
れる電流分だけ低消費電力化が図れ、かつ誤点灯
を防止し得るようにしたものである。 第７図は本発明により改良された液晶駆動電圧
発生回路３の具体例を示すものである。ｐ及びｎ
チヤンネルMOSトランジスタ（′及び′で図
示）からなるトランスミツシヨンゲートはブリー
ダ抵抗と電源電圧VDDの印加端子間に挿入され、
信号がＬレベルのとき両MOSトランジスタを
オフしてブリーダ抵抗の電流路を遮断する。な
お、このとき、VB，VM，VAの電圧波形はアース
側に引つぱられ0V（アース電位）である。従つ
て、第３図のセグメント波形発生回路４から出力
されるセグメント波形Siも常時0Vである。 ところで、このようにして液晶駆動電圧発生回
路３において、そのブリーダ抵抗の電流路を遮断
しても、対向電極波形発生回路５が第５図のまま
であれば、ｐチヤンネルMOSスイツチング回路
及びｎチヤンネルMOSスイツチング回路を通し
て、アース電位及び電源電圧電位VDD（−3V）が
対向電極Hiの電圧波形として印加され、液晶表
示体６が駆動される。この駆動は、ここでは表示
データ記憶回路２からのセグメント選択信号Segi
と全く関わりなく行なわれ、かつまた不使用時の
消費電流を低減するという目的自体からして、無
意味、無駄なものになる。 第８図は第７図の改良された液晶駆動電圧発生
回路３と合わせて用いられる対向電極波形発勢回
路５の具体例を示すものであり、信号をナンド
ゲートNA及びアンドゲートＡに入力するように
している。 第８図において、信号がＬレベルとなれば、
信号FR，Hi′の論理に関係なくｐ及びｎチヤンネ
ルのMOSスイツチング回路はオフとなり、対向
電極Hiの電圧波形はアース及び電源電圧VDDから
開放される。残るはトランスミツシヨンゲートか
ら供給されるVMであるが、これは前述したよう
にブリーダ抵抗回路の電流路を遮断することによ
つて0Vであり、全体として対向電極Hiの電圧波
形は0Vとなり、液晶表示体６を何ら駆動しない
ようにできる。 なお、第８図の回路において、MOSスイツチ
ング回路のスイツチングによるHiの電圧波形が
少なくともVA，VM，VBと同様アース電位（0V）
となるように制御してもよく、ｎチヤンネル
MOSスイツチング回路、またはｎチヤンネルの
MOSスイツチング回路と電源電圧VDDの端子間に
トランスミツシヨンゲートを挿入して、信号が
Ｌレベルのときにこれをオフさせてアース側に引
つぱるようにしてもよい。なおまた、第７図の液
晶駆動電圧発生回路３において、トランスミツシ
ヨンゲートをアース側に挿入して、信号がＬレ
ベルのときVA，VM，VBの電圧波形が常時−3V
となるようにして電流路を遮断することも可能
で、対向電極波形発生回路５に上述したようにト
ランスミツシヨンゲート等を挿入する場合は、同
様にアース側にトランスミツシヨンゲートを挿入
すればよい。 信号は第１図の鎖線で示すとおりであり、時
計の内容をジヤツジし夜間は上述した低消費電力
化回路を動作させ朝に再び元に復帰させたり、電
子卓上計算機であれば、キー入力をジヤツジし最
後のキー入力からタイマーで一定時間後に低消費
電力化回路を動作させること等が提案できる。 以上のように本発明は、ブリーダ抵抗を有し複
数値の電圧を発生させる液晶駆動電圧発生回路に
おいて、電流路を遮断する手段を具備し、ブリー
ダ抵抗に流れる電流を適宜阻止しその消費電流を
軽減させることができるとともに、電流路の遮断
において前記複数値の電圧が同一電位をとり、か
つ対向電極印加電圧波形発生回路において、対向
電極に印加される電圧波形が少なくとも前記複数
値の電圧電位と同一になるようその電源供給路を
制御する手段を有しているので、液晶表示体には
何らの電圧を加えないようにでき、ブリーダ抵抗
電流路の遮断時における無意味で無駄な液晶駆動
も阻止でき有効な低消費電力化が計れる。 更に、電流路の遮断時にコモンセグメントの何
れも或る特定の電位に固定されるために液晶表示
装置の誤点灯を防止することが出来る。
第６図のとおりであり、第１図の液晶表示体６は
１／４デユテイ，1/3バイアスでダイナミツク駆動さ
れる。なおタイムチヤートではSegiの波形は例示
であり任意に取り得る。この例ではセグメントS1
と対向電極H1及びH2の交点が点灯する。 さて、従来は、VA，VB，VMの液晶駆動電圧を
得るため、第２図に明らかなようにブリータ抵抗
回路を構成し、常時電流iBを流していた。しかし
ながら、LSI装置の低消費電力化に伴ない、電流
iBによる消費電流は全体の消費電力に比較して大
きな比率を占め、低消費電力化の大きな防げにな
つてきた。 本発明はこのような点に鑑みなされたもので、
例えば液晶表示式時計では真夜中等全く使用しな
いときがあることに注目し、このようなときには
中央処理回路１から信号Ｗを発生させ、ブリーダ
抵抗における電流路を遮断し、ブリーダ抵抗に流
れる電流分だけ低消費電力化が図れ、かつ誤点灯
を防止し得るようにしたものである。 第７図は本発明により改良された液晶駆動電圧
発生回路３の具体例を示すものである。ｐ及びｎ
チヤンネルMOSトランジスタ（′及び′で図
示）からなるトランスミツシヨンゲートはブリー
ダ抵抗と電源電圧VDDの印加端子間に挿入され、
信号がＬレベルのとき両MOSトランジスタを
オフしてブリーダ抵抗の電流路を遮断する。な
お、このとき、VB，VM，VAの電圧波形はアース
側に引つぱられ0V（アース電位）である。従つ
て、第３図のセグメント波形発生回路４から出力
されるセグメント波形Siも常時0Vである。 ところで、このようにして液晶駆動電圧発生回
路３において、そのブリーダ抵抗の電流路を遮断
しても、対向電極波形発生回路５が第５図のまま
であれば、ｐチヤンネルMOSスイツチング回路
及びｎチヤンネルMOSスイツチング回路を通し
て、アース電位及び電源電圧電位VDD（−3V）が
対向電極Hiの電圧波形として印加され、液晶表
示体６が駆動される。この駆動は、ここでは表示
データ記憶回路２からのセグメント選択信号Segi
と全く関わりなく行なわれ、かつまた不使用時の
消費電流を低減するという目的自体からして、無
意味、無駄なものになる。 第８図は第７図の改良された液晶駆動電圧発生
回路３と合わせて用いられる対向電極波形発勢回
路５の具体例を示すものであり、信号をナンド
ゲートNA及びアンドゲートＡに入力するように
している。 第８図において、信号がＬレベルとなれば、
信号FR，Hi′の論理に関係なくｐ及びｎチヤンネ
ルのMOSスイツチング回路はオフとなり、対向
電極Hiの電圧波形はアース及び電源電圧VDDから
開放される。残るはトランスミツシヨンゲートか
ら供給されるVMであるが、これは前述したよう
にブリーダ抵抗回路の電流路を遮断することによ
つて0Vであり、全体として対向電極Hiの電圧波
形は0Vとなり、液晶表示体６を何ら駆動しない
ようにできる。 なお、第８図の回路において、MOSスイツチ
ング回路のスイツチングによるHiの電圧波形が
少なくともVA，VM，VBと同様アース電位（0V）
となるように制御してもよく、ｎチヤンネル
MOSスイツチング回路、またはｎチヤンネルの
MOSスイツチング回路と電源電圧VDDの端子間に
トランスミツシヨンゲートを挿入して、信号が
Ｌレベルのときにこれをオフさせてアース側に引
つぱるようにしてもよい。なおまた、第７図の液
晶駆動電圧発生回路３において、トランスミツシ
ヨンゲートをアース側に挿入して、信号がＬレ
ベルのときVA，VM，VBの電圧波形が常時−3V
となるようにして電流路を遮断することも可能
で、対向電極波形発生回路５に上述したようにト
ランスミツシヨンゲート等を挿入する場合は、同
様にアース側にトランスミツシヨンゲートを挿入
すればよい。 信号は第１図の鎖線で示すとおりであり、時
計の内容をジヤツジし夜間は上述した低消費電力
化回路を動作させ朝に再び元に復帰させたり、電
子卓上計算機であれば、キー入力をジヤツジし最
後のキー入力からタイマーで一定時間後に低消費
電力化回路を動作させること等が提案できる。 以上のように本発明は、ブリーダ抵抗を有し複
数値の電圧を発生させる液晶駆動電圧発生回路に
おいて、電流路を遮断する手段を具備し、ブリー
ダ抵抗に流れる電流を適宜阻止しその消費電流を
軽減させることができるとともに、電流路の遮断
において前記複数値の電圧が同一電位をとり、か
つ対向電極印加電圧波形発生回路において、対向
電極に印加される電圧波形が少なくとも前記複数
値の電圧電位と同一になるようその電源供給路を
制御する手段を有しているので、液晶表示体には
何らの電圧を加えないようにでき、ブリーダ抵抗
電流路の遮断時における無意味で無駄な液晶駆動
も阻止でき有効な低消費電力化が計れる。 更に、電流路の遮断時にコモンセグメントの何
れも或る特定の電位に固定されるために液晶表示
装置の誤点灯を防止することが出来る。
第１図はLSI装置の全体ブロツク図、第２図は
第１図の液晶駆動電圧発生回路の詳細図、第３図
は同セグメント波形発生回路、第４図は同液晶表
示体の構成図、第５図は同対向電極波形発生回
路、第６図は同動作説明に供するタイムチヤー
ト、第７図は本発明の一実施例に係る液晶駆動電
圧発生回路の詳細図、第８図は同本発明の一実施
例に係る対向電極波形発生回路の詳細図である。 １…中央処理回路、２…表示データ記憶回路、
３…液晶駆動電圧発生回路、４…セグメント波形
発生回路、５…対向電極波形発生回路、６…液晶
表示体。
第１図の液晶駆動電圧発生回路の詳細図、第３図
は同セグメント波形発生回路、第４図は同液晶表
示体の構成図、第５図は同対向電極波形発生回
路、第６図は同動作説明に供するタイムチヤー
ト、第７図は本発明の一実施例に係る液晶駆動電
圧発生回路の詳細図、第８図は同本発明の一実施
例に係る対向電極波形発生回路の詳細図である。 １…中央処理回路、２…表示データ記憶回路、
３…液晶駆動電圧発生回路、４…セグメント波形
発生回路、５…対向電極波形発生回路、６…液晶
表示体。
Claims (1)
- 【特許請求の範囲】 １ １／ｍデユーテイ、１／ｎバイアスでセグメ
ント電極Siと対向電極Hiに電圧を印加して液晶
表示体をダイナミツク駆動する集積回路装置であ
つて、 直列接続された複数のブリーダ抵抗と、該ブリ
ーダ抵抗に適宜接続されたスイツチング回路とを
有し、中央処理装置より出力される信号FRによ
りブリーダ抵抗の接続端子から所定の複数の電圧
を発生させる液晶駆動電圧発生回路と、 上記液晶駆動電圧発生回路より発生する複数の
電圧をインバータ回路のソースのそれぞれに印加
し、上記信号FRと表示データ記憶回路から出力
されるセグメント選択信号Segiとにより、インバ
ータ回路からセグメント波形Siを発生させるセグ
メント波形発生回路と、 スイツチング回路を有し、中央処理回路より発
生する信号FR・FRと上記液晶駆動電圧発生回路
より発生する複数の電圧とにより、対向電極の電
圧波形Hiを発生する対向電極波形発生回路を具
備し、 上記セグメント波形と対向電極波形を液晶表示
体のセグメントSiと対向電極Hiに印加する集積
回路装置であり、 上記液晶駆動電圧発生回路にはブリーダ抵抗の
電流路に直列にスイツチング回路を設け、中央処
理装置から発生する電流路遮断信号Ｗにより該ス
イツチング回路を開成して上記電流路を遮断する
と共に上記複数に電圧の電位を同一に固定し、よ
つて上記セグメント波形発生回路はインバータ回
路の両ソース電位が該複数の電圧の電位に同一化
されてセグメント波形Siが該複数の電圧の電位と
同一となり、 一方、上記対向電極波形発生回路には上記電流
遮断用信号Ｗによりスイツチング回路を開成し、
対向電極の電圧波形Hiを少なくとも上記複数の
電圧の電位と同一になるように制御する手段を設
け、 上記電流遮断用信号Ｗの発生時にはブリーダ抵
抗に流れる電流を遮断すると共に、液晶表示体に
は電圧を印加しないようにした集積回路装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5955478A JPS54150036A (en) | 1978-05-18 | 1978-05-18 | Lsi device |
| US06/040,173 US4309701A (en) | 1978-05-18 | 1979-05-18 | LSI Device including a liquid crystal display drive |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5955478A JPS54150036A (en) | 1978-05-18 | 1978-05-18 | Lsi device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54150036A JPS54150036A (en) | 1979-11-24 |
| JPH0248909B2 true JPH0248909B2 (ja) | 1990-10-26 |
Family
ID=13116577
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5955478A Granted JPS54150036A (en) | 1978-05-18 | 1978-05-18 | Lsi device |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4309701A (ja) |
| JP (1) | JPS54150036A (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3109711A1 (de) * | 1981-03-13 | 1982-09-23 | Robert Bosch Gmbh, 7000 Stuttgart | Pegelumsetzer |
| DE3166548D1 (en) * | 1981-04-01 | 1984-11-15 | Itt Ind Gmbh Deutsche | Cmos integrated selection circuit for four potentials and simplifications of it for three potentials |
| US4697107A (en) * | 1986-07-24 | 1987-09-29 | National Semiconductor Corporation | Four-state I/O control circuit |
| JPS63168508U (ja) * | 1987-04-22 | 1988-11-02 | ||
| JPH0219190U (ja) * | 1988-07-26 | 1990-02-08 | ||
| JPH05232904A (ja) * | 1992-02-18 | 1993-09-10 | Mitsubishi Electric Corp | 液晶表示装置 |
| US5877738A (en) * | 1992-03-05 | 1999-03-02 | Seiko Epson Corporation | Liquid crystal element drive method, drive circuit, and display apparatus |
| US5959603A (en) * | 1992-05-08 | 1999-09-28 | Seiko Epson Corporation | Liquid crystal element drive method, drive circuit, and display apparatus |
| US5466712A (en) * | 1994-11-04 | 1995-11-14 | American Home Products Corporation | Substituted n-aryl-1,2-diaminocyclobutene-3,4-diones |
| EP1278178A3 (en) | 1994-11-17 | 2003-03-05 | Seiko Epson Corporation | Display device and electronic instrument |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4977538A (ja) * | 1972-11-27 | 1974-07-26 | ||
| US3936676A (en) * | 1974-05-16 | 1976-02-03 | Hitachi, Ltd. | Multi-level voltage supply circuit for liquid crystal display device |
| JPS5196275A (ja) * | 1975-02-20 | 1976-08-24 | ||
| JPS51132940A (en) * | 1975-05-14 | 1976-11-18 | Sharp Corp | Electric source apparatus |
| JPS5227400A (en) * | 1975-08-27 | 1977-03-01 | Sharp Corp | Power source device |
| JPS5255832A (en) * | 1975-11-04 | 1977-05-07 | Seiko Epson Corp | Passive display-type electronic apparatus |
| US4158786A (en) * | 1976-07-27 | 1979-06-19 | Tokyo Shibaura Electric Co., Ltd. | Display device driving voltage providing circuit |
| FR2365174A1 (fr) * | 1976-09-17 | 1978-04-14 | Commissariat Energie Atomique | Procede de commande d'un dispositif d'affichage analogique a bande discontinue de cristal liquide et circuit pour la mise en oeuvre de ce procede |
-
1978
- 1978-05-18 JP JP5955478A patent/JPS54150036A/ja active Granted
-
1979
- 1979-05-18 US US06/040,173 patent/US4309701A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS54150036A (en) | 1979-11-24 |
| US4309701A (en) | 1982-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3949242A (en) | Logical circuit for generating an output having three voltage levels | |
| JPH07212213A (ja) | 低電力出力バッファ | |
| US4158786A (en) | Display device driving voltage providing circuit | |
| JPH08129360A (ja) | エレクトロルミネセンス表示装置 | |
| US7219244B2 (en) | Control circuitry for power gating virtual power supply rails at differing voltage potentials | |
| JPH0248909B2 (ja) | ||
| JP2002084184A (ja) | レベルシフト回路及びそれを用いた半導体装置 | |
| JP2001024503A (ja) | 電圧レベルシフタおよびポリシリコンディスプレイ | |
| JPH0346268A (ja) | 半導体装置のｃｍｏｓ型入力バッファ回路 | |
| US20020060590A1 (en) | Driving circuit for LCD | |
| JPH09180452A (ja) | メモリのアドレス遷移検出回路 | |
| JPH0677804A (ja) | 出力回路 | |
| JP2000049584A (ja) | レベルシフト回路を備えた電圧出力回路 | |
| JPS63120522A (ja) | 半導体集積回路 | |
| US6301305B1 (en) | Transmitting apparatus for outputting a binary signal | |
| JPH06177766A (ja) | Ｄ／ａ変換回路 | |
| JP2000020006A (ja) | 表示装置用駆動回路 | |
| JPS61126818A (ja) | 出力バツフア駆動回路 | |
| JPH0248873Y2 (ja) | ||
| JP2708947B2 (ja) | データ処理装置 | |
| JPH11136119A (ja) | 入力回路 | |
| JP2747102B2 (ja) | １／２バイアスｌｃｄコモン信号発生回路 | |
| KR0157956B1 (ko) | 출력 버퍼회로 | |
| JP2560790B2 (ja) | 半導体集積回路装置 | |
| JP2025088475A (ja) | 半導体装置 |