JPS58161006A - 主回路の異常状態自動確認装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は主回路の異常状態自動確認装置、特に過渡的な
異常状態と永久的な異常状態とを自動的に識別すること
ができる主回路の異常状態自動確認装置に関するもので
ある。

主回路の故障、異常電流等の異常、状態を検出する異常
状態検出装置が周知であり、第１図には、異常状態検出
装置が示されている。

第１図において、主回路（図示せず）の故障等を検出す
る異常状態検出器１０は、主回路の異常発生によりオン
作動する検出接点１０ａから成り、検出器１０には所定
の処理を行なう異常処理回路１２が直列接続されている
。該異常処理回路１２は、検出器１０からの検出信号１
００に基づいて、所定の処理、例えば主回路の動作の停
止を行なうとともに、ランプの点灯、ブザー等により主
回路の異常状態をオペレータに警報する。

以上のように、検出器１０によって異常状態を検出する
ことができるが、主回路の異常状態が過渡的な異常状態
であるか永久的な異常状態であるかを識別することがで
きないという問題があった。

すなわち、主回路の短絡あるいは断線のような永久的な
異常状態の場合には、前述した検出器１０による異常検
出時には、これに対応する所定の処理を行なわなければ
ならないが、一方で、主回路に混入する一時的なノイズ
あるいはただちに回復してそれ以降再現しない故障など
が発生する場合もあり、このような過渡的な異常状態に
対してその都度故障処理を行なうと、主回路の断続が頻
繁になりきわめて煩わしいという問題があり、このため
に、過渡的な異常状態と永久的な異常状態との識別が必
要であった。

そこで、異常状態の識別のために、検出器１０及び異常
処理回路１２に並列に、リセット接点１４と、検出器ｌ
Ｏ及び異常処理回路１２を非検出状態に復帰させるリセ
ット回路１６とが直列に接続されている。そして、検出
器１０が異常状態を検出した後、オペレータが一時的に
リセット接点１４をオフ作動させると、リセット回路１
６は、検出器１０及び異常処理回路１２を非検出状態に
復帰させ、これにより、異常処理回路１２が主回路を非
検出状態に復帰させる。

そして、検出器１０が再び異常状態を検出しない場合に
は、主回路の異常状態が過渡的な異常状態であると識別
することができ、また、検出器１０が再び異常状態を検
出した場合には、主回路の異常状態が永久的な異常状態
であると識別することができる。

しかし、上記の異常状態検出装置においては、異常状態
識別のためにリセット接点を操作しなければならず、操
作が煩雛であるという欠点があった。

本発明は前記従来の課題に鑑み為されたものであり、そ
の目的は、過渡的な異常状態と永久的な異常状態とを自
動的に識別することができる主回路の異常状態自動確認
装置を提供することにある。

前記目的を達成するために、本発明は、主回路の異常状
態を検出する異常状態検出器と、異常状態検出器からの
検出信号に基づいて所定の処理を行なう異常処理回路と
、異常状態検出器及び異常処理回路を非検出状態に復帰
させるリセット回路と、異常状態の初期検出から所定時
間経過後に前記リセット回路を自動的に動作させるタイ
マと、前記リセットが行なわれた後異常状態が継続して
いる場合に前記タイマのその後のリセット指令を無効に
する確認回路と、を含み、過渡的な異常状態と永久的な
異常状態とを自動的に識別可能なことを％徴とする。

以下、図面に基づいて本発明の好適な実施例を説明する
。

第２図には、本発明に係る主回路の異常状態自動確認装
置の好適な実施例が示されている。なお、第２図におい
て、第１図の従来装置と同一部材にはＩｍＪ−符号を付
して説明を省略する。

第２図において、異常状態の識別を行なわせるため、並
列に接続され゛た接点１８５１及び接点２０１から成り
、両接点にリセット回路１６が直列に接続されている。

異常処理回路１２には、タイマ１８が並列に接続され、
該タイマ１８は、異常状態の初期検出から所足時間’ｒ
ｔＭ過後にリセット回路１６を時間ＴＩｏだけ自動的に
リセット動作させるタイマであり、タイマ１８が接点１
８ｍをオフ作動させることにより、リセット回路１６が
自動的にリセット動作する。

また、前記タイマ′１８によるリセットが行なわれた後
異常状態が継続している場合に前記タイマ１８のその後
のリセット指令を無効にする確認回路が、検出器１０及
び異常処理回路１２に並列に設けられ、確認回路内にお
いて、タイマ１８の接点１８ｍ、１８ｂ、１８ｃは、そ
れぞれ、リセット回路１６、リレー２０、リレー２２　
タイマ２４を制御する。そして、異常状態を識別するた
めに、リレー２０が設けられており、リレー２０を制御
するために、リレー２２、タイマ２４が設けられている
。

本発明の実施例は以上の構成から成り、以下その作用を
第３．４図のタイムチャートに基づいて説明する。

第３図には、主回路の異常状態が永久的な異常状態であ
る場合のタイムチャートが示されている。

時刻１．において、主回路に異常が発生すると、検出器
１０はオン作動して、異常処理回路１２がオン作動し、
さらに、タイマ１８がカウントを開始する。

タイマ１８がカウントを開始してから時間Ｔ、たけ経過
した時刻１．［おい【、タイマ１８がオン作動して、接
点１８ｃがオン作動する。これにより、リレー２２がオ
ン作動し、さらに、タイマ２４がカウントを開始する。

また、タイマ１８のオン作動によって、接点１８ｍがオ
フ作動し、このため、リセット回路１６は、検出器１０
及び異常処理回路１２をオフ状態にする。したがって、
異常処理回路１２は主回路を非検出状態に復帰させるこ
とができる。

以上のように、タイマ１８によって、異常状態の初期検
出（時刻ｔ１）から所定時間’ｒｔ’ｉｌに、リセット
回路１６を自動的に動作させることができる。

タイマ１８がオン作動してから時間Ｔ、。たけ経過した
時刻ｔｉにおいては、タイマ１８がオフ作動するので、
接点１８１がオン作動し、このため、リセット回路１６
は、検出器１０及び異常処理回路１２へのリセット作用
を停止する。そして、時刻ｔ、においては、主（ロ）路
の異常状態が未だ継続している状態であるので、検出器
ｌＯは再びオン作動して、異常処理回路１２が再びオン
作動し、さらに、タイマ１Ｂが再びカウントを開始する
。

さらに、時刻ｔ、において、異常処理回路１２０オン作
動によって接点１２ｍはオン作動し、リレ＝２２のオン
状態によって接点２２ａはオン状態を維持し、タイマ１
８のオフ作動によって接点１８ｂがオン作動する。した
がって、接点１８ｂ。

１２８．２２８が全てオン状態になるので、リレー２０
はオン作動する。

以上のように、リレ−２００オン作動によって、主回路
の異常状態が永久的な異常状態であることを識別するこ
とができる。したがって、オペレータは、主回路を検査
して異常状態を除去した後、時刻ｔ、において、リセッ
ト接点１４をオフ作動させる。これにより、全ての回路
を初期状態に復帰させる。

次に、第４図には、主回路の異常状態が過渡的な異常状
態である場合のタイムチャートが示されている。なお、
時刻”＠ｓ”ｔにおいては、第３図のタイムチャートと
同様なので、説明を省略する。

タイマ１８がオン作動してから一間Ｔ１゜たけ経過した
時刻ｔ、においては、タイマ１８がオフ作動するので、
接点１８１がオン作動し、このため、リセット回路１６
は、検出器１０及び異常処理回路１２へのリセット作用
を停止する。そして、主回路の異常状態は過渡的な異常
状態であり、時刻ｔ、とｔ、との間で消滅しているので
、検出器１０はオフ状態を維持し、異常゛処理回路１２
はオフ状態を維持し、また、タイマ１８はカウントを開
始しない。

したがって、時刻ｔ３において、リレー２２０オン状態
によって接点２２ａはオン状態を維持し、タイマ１８の
オフ作動によって接点１８ｂはオン作動するが、異常処
理回路１２がオフ状態を維持するので接点１２ａはオフ
状態を維持する。よって、一点１８ｂ及び２２ａはオン
状態になるが、接点１２ａはオフ状態であるので、リレ
ー２０はオフ状態を維持する。

以上のように、リレー２０がオフ状態を維持することに
よつ【、主回路の異常状態が過渡的な異常状態であるこ
とを識別することができる。したがって、オペレータは
、主回路の異常状態が除去されていることをｌａ！識す
ることができる。

なお、時刻ｔ、から時間Ｔ、だけ経過した時刻１４にお
いて、タイマ２４は時間Ｔ、。だけオン作動して接点２
４ｍがオフ作動し、さらに、リレー２０がオフ状態であ
るので、接点２０ｃもオフ状態である。したがって、リ
レー２４は、第３図のタイムチャートと異なり、オン状
態を維持することがない。

以上説明したように、本発明によれば、煩雑な操作をす
ることなく、過渡的な異常状態と永久的な異常状態とを
自動的に識別することができる。

なお、第２図の装置においては、リセット回路１６は、
検出器１０及び異常処理回路１２を非検出状態に復帰さ
せているが、リセット回路１６が、検出器１０だけを非
検出状態に復帰させてもよく、また、リセット回路１６
が、検出器１０、異常処理回路１２、及び主回路を非検
出状態に復帰させてもよい。

【図面の簡単な説明】

第１図は従来の主回路の異常状態検出装置の回路図、第
２図は本発明に係る主回路の異常状態自動確認装置の好
適な実施例を示す回路図、第３図は主回路の異常状態が
永久的な異常状態である場合のタイムチャート図、第４
図は主回路の異常状態が過渡的な異常状態である場合の
タイムチャート図である。 各図中同一部材には同一符号を付し、１０は異常状態検
出器、１２は異常処理回路、１６はリセット回路、１８
はタイマ、２０はリレー、１００は検出信号である。 代理人　弁理士　　葛　野　信　− （外１名） 第３図 ｔｌ　　↑２ｂ　　　　　　　　　　ｔｓ第４図 τｌＴ２Ｔ３Ｔ４

Claims (1)

【特許請求の範囲】
1. （１１主回路の異常状態を検出する異常状態検出器と、
   異常状態検出器からの検出信号に基づいて所定の処理を
   行なう異常処理回路と、異常状態検出器及び異常処理回
   路を非検出状態に復帰させるリセット回路と、異常状態
   の初期検出から所定時間経過後に前記リセット回路を自
   動的に動作させるタイマと、前記リセットが行なわれた
   後異常状態が継続している場合に前記タイマのその彼の
   リセット指令を無効にする確認回路と、を含み、過渡的
   な異常状態と永久的な異常状態とを自動的に識別可能な
   ことを％徴とする主回路の異常状態臼ｋＪＪ確認装置。