JPS5816208B2 - 電源制御方式 - Google Patents

Description

【発明の詳細な説明】 本発明は電子式卓上計算機等の電子機器、とくに電源部
に電池を使用せる場合に好適な電子機器の電源制御方式
に関する。

従来、電子機器に於ける電源スィッチの切忘れ或いは計
算機の表示を必要としない時の表示部での電力消費を極
力防止するために、例えば表示部と電源部との間にタイ
マーを挿入し、このタイマーに操作キーによる信号或い
は演算終了指令信号を印加してから一定時間経過後に表
示部の電源を停止する方法（実公昭４５−２６７２１号
）、或いは、先に出願人が提案した出願人の発明に係る
電源ＯＮ後あるいは操作キーの操作終了後一定時間経過
後に計算部への電源の供給を停止する方法（特願昭５１
−４３４２号）等が既に開示されている。

しかし、これらの電源供給の停止方法はいずれもオペレ
ータの意志とは無関係に実行されてしまうので、例えば
演算結果や演算状態を記憶している記憶部等の情報をあ
る期間記憶保存しておきたい場合など、この情報は電源
供給の停止により一瞬の内に消失されてしまうことにな
り極めて不都合である。

従って、操作キーの操作終了後一定時間経過後、自動的
に電源の供給を停止する場合でも、例えば演算結果や演
算状態を記憶するメモリーに対する電源供給の停止等は
オペレータの意志に基づいて制御できるようにしておく
ことが極めて望ましい。

上述の電源制御方式は、例えば先に出願人が昭和５２年
１０月１８日付で出願（特願昭５２−１２５５０６）し
た家計管理機の機能を備′えた電子計算機等に用いて特
に有効である。

すなわち、上述の電子計算機に於て、家計簿モードの計
算を行う場合、記憶情報には長時間保存（例えば１日程
度）が必要でない情報や極めて長時間保存が必要な情報
（例えが１ケ月あるいは１年間）が存在し、例えば支出
の日計を計算し、午前中迄の支出額をメモリーに記憶さ
せ、操作キーの操作終了後一定時間経過して消費電力の
殆んどを占める演算制御部や表示部への電源の供給が停
止されても、上記メモリーへの電源は依然として供給さ
れている様にしておけばメモリー内容はそのま５記憶保
存され、再び午後に遂行される支出額を午前中のそれに
累計して演算する場合、日計の支出額を上記メモリーに
求めることが可能である。

又求めた日計を力計及び年計として求めたい場合はさら
に他のメモリーに累計して求めればよく、一日の収支類
の計算が終れば一般に上記メモリーの記憶情報は不要で
あるからクリヤーするようにすればよい。

近年、半導体回路技術の進歩によりランダムアクセスメ
モリー（以下、Ｒ，ＡＭと称す。

）が開発され、このＲＡＭで消費される電力は数μへ〜
１０数μＡであり演算制御部で消費される電力（約５０
〜１００μ八程度）に比べて極めて少ない。

なぜならば演算制御部がダイナミックに駆動されている
のに対しＲＡＭはスタティックに駆動され、一旦情報が
記憶保持された状態ではリーク電流の有無のみであり、
このリーク電流は殆んど無視できる程度÷ある。

従来、ニキシー管や白熱電球等を用いた表示部に於ける
電力消費は極めて大きいものであったが、技術の進歩に
伴い電力消費の小さい液晶、ＬＥＤ等が開発され、その
表示部で消費される電力は僅か２０〜４０μ八程度に減
少させることが可能となった。

しかし、出願人は演算制御部で消費される電力が数１０
０μ八程度と太きいものであり、表示部のみでなく演算
制御部での消費電力をも無視することはできない事を見
い出した。

本発明はこのような情況に鑑みて発明されたもので、演
算結果や演算状態を記憶するメモリーへの電源の制御を
オペレータの意志にもとづいて制御できる様にしたもの
である。

以下本発明の一実施例を図面を参照して詳しく説明する
。

第１図は本発明による電源制御方式の一実施例を示すブ
ロック図を表わし、Ｐは電源、ＣＰＵは各種演算を実行
する演算制御部、ＲＡＭ １は演算結果や演算状態等を
記憶する第１のランダムアクセスメモリー、ＲＡＩ！４
は電源Ｐにより直接駆動される第２のランダムアクセス
メモリー、Ｔは電子回路例えばＭＯ８Ｉ−ランジスタで
構成されるタイマー回路、Ｆｌ及びＦ２はＲ−８型フリ
ツプフロツプ、ＳＷｌはフリップフロップＦ１の出力に
基づいて演算制御部ＣＰＵへの電源Ｐの供給を開閉制御
する第１のスイッチング回路、ＳＷｌはフリップフロッ
プＦ２の出力に基づいてＲＡＭ１への電源Ｐの供給を開
閉制御する第２のスイッチング回路で、これら第１，２
のスイッチング回路は例えばＭＯ８型電界効果トランジ
スタ等の半導体制御素子を使用して電子的に構成される
。

Ｋは数値キー或いはファンクションキー等の操作キーに
基づきキー人力情報を出力するキー入力回路、ＤＶ。

ＤＳＰは周知の表示駆動回路及び表示装置、１は電源Ｏ
Ｎキー、２は本発明に必要なメモリーへの電源の制御に
係る電源ＯＦＦキーである。

ここで、上記ＲＡＭ２は常時電源Ｐより電源が供給され
るよ°うになっており２０００ビツトの容量をもち、演
算制御部ＣＰＵは第１のスイッチング回路ＳＷ１を介し
て、又ＲＡＭ１は第２のスイッチング回路ＳＷ１を介し
て電源Ｐより電力が供給される。

次にブロック図の動作を説明すると、まず電源ＯＦＦキ
ー２が図の如く開成状態にあり、ランダムアクセスメモ
リーＲＡＭ２に電源が供給され、フリップフロップＦ１
．Ｆ２にも電源が供給（図示せず。

）されている場合、電源ＯＮキー１を閉成（０’Ｎ ）
するとフリップフロップＦ１及びＦ２が共にセットされ
、そのセット出力によって電源供給用スイッチング回路
ＳＷ１及びＳＷ２がＯＮＩ、、これらのスイッチング回
路ＳＷ１．ＳＷ２を介して電源Ｐより演算制御部ＣＰＵ
及びメモＩＪ−ＲＡＭ１に電力が供給される。

ここで数値キー、ファンクションキー等の操作キーに基
づいてキー入力回路Ｋから演算制御部ＣＰＵ及びメモＩ
Ｊ−ＲＡＭ１により所望の種々の演算制御を実行し、メ
モＩＪ−ＲＡＭ１の内容に基づく表示駆動信号■をドラ
イバーに加え、このドライバーＤＶを介して表示装置Ｄ
ＳＰにより表示する。

ここでオペレータがキー操作を終了すると、演算制御部
ＣＰＵから演算終了指令信号あるいは操作キーによる信
号■等が発生してタイマー回路Ｔの動作を開始させ、一
定時間（例えば７分）経過すると、タイマー回路Ｔより
制御信号■が発生し、この信号はオアゲート０１を介し
てフリップフロップＦ１をリセットするため、これまで
フリップフロップＦ１のセット出力により導通していた
第１のスイッチング回路ＳＷ１は非導通となり電源Ｐか
らの演算制御部ＣＰＵへの電力の供給を停止する。

この状態ではメモＩＪ −ＲＡＭ。は依然としてスイッ
チング回路ＳＷ２を介して電源Ｐより電力が供給されＲ
ＡＭ１は演算結果や演算状態等を記憶保持している。

しかる後、必要に応じてオペレータの任意の操作により
電源ＯＦＦキー２を閉成するとオアゲート０１を介して
フリップフロップＦ１をリセット状態に維持すると共に
更にフリップフロップＦ２をリセットするため、これま
でフリップフロップＦ２のセット出力により導通してい
た第２のスイッチング回路ＳＷ１が非導通となり電源Ｐ
からメモリーＲＡＭ１への電力の供給を停止し、メモリ
ーＲＡＭ１の内容をクリヤーせんとする。

しかしここで、メモＩＪ −ＲＡＭ１の記憶情報はＣＰ
Ｕからの命令に基づいて常時電源Ｐより電力を供給され
たメモリーＲＡＭ１へ転送され、メモリーＲＡＭ１の内
容をクリヤーすることなくメモリーＲＡＭ、に記憶させ
ることができる。

信号■はメモ＋） −１（、ＡＭＩとＲＡＭ２間の転送
情報を表わしており、例えば、電源ＯＦＦキー２の閉成
に基づいて演算制御回路ＣＰＵからメモｌ、Ｊ−Ｒ，Ａ
Ｍ□の内容をメモＩＪ −ＲＡＭ２へ転送する命令信号
を発生させ、この命令に基づきメモリー間の情報を転送
させた後に電源ＰからのＲＡＭ１への電力を停止させる
ようにすればメモＩＪ −Ｒ，ＡＭｌの内容はそのまま
メモＩＪ −ＲＡＭ２においても記憶保持される。

ここで再び電源ＯＮキー１を閉成すると演算制御部ＣＰ
Ｕ及びメモ！Ｊ ＝ ＲＡＭ、へ電源Ｐより電力が供給
され、演算制御回路ＣＰＵを駆動させ、メモＩＪ −Ｒ
ＡＭ２の内容をメモＩＪ −ＲＡＭ１へ転送させてメモ
ＩＪ−ＲＡＭ１の内容に基づき演算制御を実行させるこ
とができる。

第２図は本発明の他の実施例を示すブロック図を表わし
、ランダムアクセスメモリーＲ，ＡＭ２が演算制御部Ｃ
ＰＵと同一電源で制御され、しかもＣＰＵとＲＡＭ１が
同一の大期模集積回路（ＬＳＩ）に構成されている場合
である。

図において第１図と同一部分には同一符号を以って示さ
れる。

ここでメモＩＪ−Ｒ，ＡＭ１を備える演算制御部ＣＰＵ
を参照数字３で表わす。

図においてタイマー回路Ｔからの制御信号■はアンドゲ
ートＡ１の一方の入力に導入されると共に演算制御回路
ＯＰＵに入力されて演算制御部ＣＰＵのメモＩＪ −Ｒ
Ａ Ｍｌの内容をメモＩＪ −ＲＡＭ１へ転送させる役
目をなす。

又アンドゲートＡ１の他方の入力にはメモＩＪ−ＲＡＭ
１の内容がメモリーＲＡＭ３への転送が完了した事を示
す制御信号■がＣＰＵから導入される。

演算制御部ＣＰＵ及びメモＩＪ −ＲＡＭ１を構成する
ＬＳＩ３はスイッチング回路ＳＷ１の開閉により電源Ｐ
からの電力の供給が制御され、一方メモリ−ＲＡＭ３は
スイッチング回路ＳＷ、の開閉により電源Ｐからの電力
の供給が制御される。

又メモリーＲＡＭ１には常時電源Ｐより電力が供給され
、メモＩＪ−ＲＡＭ１の内容は必要に応じてメモリーＲ
ＡＭ３又はメモＩＪ−ＲＡＭ２への転送が可能であり、
又転送された情報は再び演算制御回路ＣＰＵの命令でメ
モＩＪ−ＲＡＭ、へ呼び出すことが可能である。

例えば、メモＩＪ −Ｅ（、Ａ Ｍ、及びＲＡＭ３には
長時間の記憶保存を必要としない（例えば１日程度）情
報を、一方メモＩＪ−ＲＡ、Ｍ２には極めて長時間（例
えば１ケ月あるいは１年）に亘って記憶保存を必要とす
る情報を区別して記憶させることが可能であり、もちろ
んこの情報の転送は演算制御部ＣＰＵのプログラムに従
って実行させることができる。

次に動作を説明すると、今電源ＯＦＦキー２が開成状態
にあり、ランダムアクセスメモＩＪ −ＲＡ、Ｍ３に電
源Ｐから電力が遮断されている状態に於て、電源ＯＮキ
ー１を閉成すると、フリップフロップＦ、及びＦ２がそ
れぞれセットされ、Ｆｌ、 Ｆ２のセット出力によりス
イッチング回路ＳＷ１及びＳＷ２を導通して電源Ｐから
演算制御部ＯＰＵ及びメモリーＲ，Ａ、 Ｍ、、並びに
メモリーＲＡＭ３へ電力を供給する。

オペレータがキー操作を終了すると第１図と同様に演算
制御部ＣＰＵより信号■が発生してタイマー回路Ｔの動
作を開始させ、一定時間後、例えば７分間経過するとタ
イマー回路Ｔから制御信号■が発生し、この信号がアン
ドゲートＡ１の一方に入力されると共に演算制御部ＣＰ
Ｕにも与えられ、ＣＰＵに与えられた信号■に基づいて
まずメモリーＲＡＭ１の内容をメモリーＲＡＭ３へ転送
させ、転送が完了すると演算制御部ＣＰＵより信号■が
発生し、この■信号はアンドゲートＡ１の他方の入力に
加えられるから、信号■と■の論理積によりアンドゲー
トＡ１より出力が発生する。

メモリー間の転送時間は数１００ｍ５と極めて僅かな時
間であり、■信号の発生時にもちろんタイマー回路Ｔか
らの信号■は存在する。

アンドゲートＡ１の出力はオアゲ゛−ト０２を介してフ
リップフロップＦ１をリセットし、スイツチング回路Ｓ
Ｗ１を非導通にして電源ＰからＬＳＩ３に供給される電
力の供給を停止する。

もちろんＬＳＩ３への電力の供給が停止されるときメモ
リーＲＡＭ１の内容はメモＩＪ−ＲＡＭ３へ転送されて
いるから記憶内容が消失することはない。

電源ＯＦＦキー２を閉成すると前述と同様フリップフロ
ップ回路Ｆ２がリセットされスイッチング回路ＳＷ２が
非導通となってメモＩＪ−Ｒ，ＡＭ３への電力の供給を
停止し、メモＩＪ−ＲＡＭ３の内容はクリヤーされる。

したがって電源ＯＦＦキー２により消失させたくない情
報は前述の如く区別して常時電源Ｐから電力を供給され
たＲ、ＡＭ２へ転送される。

この状態で再び電源ＯＮキー１を閉成するとＬＳＩ３及
びＲ，ＡＭ３に前述と同様に電源が供給されると共にＲ
ＡＭ３及びＲＡＭ２に記憶された情報はＲＡＭ１へ呼び
戻される。

上記メモリーＲＡＭ２はバックアップメモリーとして使
用することができ、常時電源が供給されており、例えば
個々の演算結果の累積情報を記憶させることができる。

第３図は本発明の更に他の実施例のブロック図を表わし
ている。

この実施例はメモＵ ＝ Ｒ，ＡＭｌに対して電源から
の電力の供給を停止せず、そのメモリーの内容をクリヤ
ーする場合の実施例であり、メモＩＪ−ＲＡＭ１は演算
レジスタや演算状態記憶部（例えば、コンデイショナル
フリップフロツプ）に相当する。

図に於て、電源ＯＦＦキー２を閉成したときは、フリッ
プフロップＦ、かりセットされると共にＯＦＦキーの閉
成に基づいて演算制御部ＣＰＵを制御し、ＣＰＵより例
えば「０」のコード信号等の信号＠をメモＩＪ−Ｒ，Ａ
Ｍ、に印加し、メモＩＪ−ＲＡＭ、の内容をクリヤーす
る。

メモＩＪ−ＲＡＭ１には長時間記憶保存の必要のない情
報を記憶させ、不必要なときはクリヤーしておけば次に
別の計算を行う場合に誤演算を生じさせることが全くな
い。

メモＩＪ−ＲＡＭ２はクリヤー信号■によりクリヤーさ
れることはなくそのまま内容を記憶する。

したがって、ＲＡＭ１には長時間記憶保存が必要でない
情報を記憶させ、ＲＡＭ２には長時間の記憶保存が必要
な情報を記憶させることができる。

上記実施例においてスタティックなランダムアクセスメ
モリーＲＡＭ１〜ＲＡＭ３はそれぞれ別個のブロックで
示したが同−ＲＡＭで形成し、ａＡＭｌ、ＲＡＭ、、、
ＲＡＭ３に対応する番地を指定して記憶させ、必要に応
じて読込み、読出しが出来るようにすることが出来るこ
とはもちろんである。

このように操作キーの操作終了後一定時間経過してもタ
イマーにより自動的に演算結果や演算状態を記憶する記
憶部への電源の供給を停止させる場合でもオペレータの
意志によって所望のメモリー内容のみをクリヤーしたり
あるいは記憶内容を消失させることなく転送により別の
メモリーに記憶保持させておくことが可能である。

しかも長時間記憶させるメモリーにスタチックなランダ
ムアクセスメモリーを用いれば消費電力を極めて少なく
することができる。

以上説明した様に、本発明は、キー操作後或いは演算終
了後所定時間経過後に演算制御部もしくは表示部への電
池電源からの電力の供給を自動的に停止させる方式に於
て、記憶部が常時は電力がバックアップされない第１の
メモリと常時電力がバックアップされる第２のメモリと
で構成されており、電力供給の停止ならびにメモリ情報
の転送を指示するための指示キー（ＯＦＦキー）を設け
たから、キー数をとくに増加させることなく自動電源停
止方式にあっても、オペレータの意志に基づいて上記指
示キーに基づいて第１のメモリの記憶内容を消失させた
り、そのまま記憶保持させるなどの制御を選択的に行う
ことができ、しかも電力消費を極めて低減できる利点が
ある。

【図面の簡単な説明】

第１図は本発明の電源制御方式の一実施例を示すブロッ
ク図、第２図は同方式の他の実施例を示すブロック図、
第３図は更に他の実施例を示すブロック図を示す。 図中、１：電源ＯＮキー、２：電源ＯＦＦキー、ＣＰＵ
：演算制御部、ＲＡＭ１〜ＲＡＭ３：ランダムアクセス
メモリー、Ｔ：タイマー回路、Ｆｌ、Ｆ２：フリップフ
ロップ、ＳＷｌ、ＳＷ２ニスイツチング回路、Ｐ：電源
、Ｋ：キー入力回路、ＤＶ：表示駆動回路、ＤＳＰ：表
示装置、Ａ１：アンドゲート、０１．０□ニオアゲ゛−
ト。

Claims (1)

1. 【特許請求の範囲】 １ キー操作後或いは演算終了後、所定時間経過後に演
   算制御部もしくは表示部への電池電源からの電力の供給
   を停止させる電源制御装置において。 記憶部が、常時は前記電池電源から電力がバックアップ
   されない第１のメモリと常時前記電池電源から電力がバ
   ックアップされる第２のメモリとで構成されており、電
   力供給の停止ならびに前記メモリ間の情報の転送を指示
   するための指示キーを設け、該指示キーの操作に基づい
   て前記演算制御部もしくは表示部への電池電源からの電
   力の供給を停止するとともに前記第１メモリの記憶内容
   を前記第２メモリへ転送した後前記第１メモリへの前記
   電池電源からの電力の供給を停止する制御回路を具備す
   ることを特徴とする電源制御方式。