JPS61198713A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS61198713A
JPS61198713A JP60039898A JP3989885A JPS61198713A JP S61198713 A JPS61198713 A JP S61198713A JP 60039898 A JP60039898 A JP 60039898A JP 3989885 A JP3989885 A JP 3989885A JP S61198713 A JPS61198713 A JP S61198713A
Authority
JP
Japan
Prior art keywords
layer
substrate
growth
inp
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60039898A
Other languages
English (en)
Inventor
Shuzo Kagawa
修三 香川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP60039898A priority Critical patent/JPS61198713A/ja
Publication of JPS61198713A publication Critical patent/JPS61198713A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2907—Materials being Group IIIA-VA materials
    • H10P14/2909—Phosphides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/27—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using selective deposition, e.g. simultaneous growth of monocrystalline and non-monocrystalline semiconductor materials
    • H10P14/271—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using selective deposition, e.g. simultaneous growth of monocrystalline and non-monocrystalline semiconductor materials characterised by the preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3214—Materials thereof being Group IIIA-VA semiconductors
    • H10P14/3218—Phosphides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3214—Materials thereof being Group IIIA-VA semiconductors
    • H10P14/3221—Arsenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
    • H10P14/3418—Phosphides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
    • H10P14/3421—Arsenides

Landscapes

  • Recrystallisation Techniques (AREA)
  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は化合物半導体装置の製造方法に関し、特（二化
合物半導体の成長時に生ずる歪の問題を解決し、優れた
特性の化合物半導体装置電得るものである。
〔従来の技術〕
ＩｎＰ系化合物半導体素子は、１μｍ帯光通信用受光素
子区二適し゛〔おり、近年盛ん亀二研究され、実用化さ
れつ・つある。１．５〜１．６μｍの波長の光を受ける
ためには、ＩｎＰでは光が透過し°Ｃしようので、Ｉｎ
ＧａＡｓ等多元の半導体層をＩｎＰ基板上（二成長する
ことが必要になる。
第６図にその例を示し、ＩｎＰ基板１の上（二ＩｎＰバ
ッファ層２．その上５二ＩｎＧａＡｊ層３．その上６ニ
キヤツプ層のＩｎＰ層４を順に成長する。
〔発明が解決しようとする問題点〕
ところが、従来（二おいＣは、■ｎｐｅ基板とじ゛Ｃ光
吸収層とし′（ＩｎＧａＡｓ層等をエピタキシャル成長
したワエハ化用いて作成した受光素子６二おい°Ｃは、
暗電流の発生が比較的に大きいことが問題（二なる。こ
の暗電流の低減化が大きな課題であＳ０暗電流の発生原
因の１・っ（二、ＩｎＰ層とＩｎＧａＡｓ層の熱膨張率
の異なることが考えられる。すなわち、エピタキシャル
成長時はもと五す、拡散及びイオン注入層の熱処理等の
熱サイクル時Ｃ二、ＩｎＰ層とＩｎＧａＡｓ層の界面に
熱歪が発生し、これ（二起因し°Ｃ暗電流が増え“Ｃい
る事が考えられる。
ＩｎＰの線膨張率は４．５６　Ｘ　１０　　（１／Ｋ）
　、　ＩｎＧａＡａのそれは５．６６Ｘ１０　　（１／
Ｋ）であり、後者の方が大きいので、成長工程の後で室
温（二冷やすと第４図のようにクエハ全体が反−り’Ｃ
Ｌまう。そのため、特（二ＩｎＰとＩ　ｎ　Ｇａ　Ａｓ
の界面近＜（二歪が発生する。
〔問題点を解決するための手段〕
本発明においては、上述のよう（二成長後の基板が反る
のは、基板の横方向の長さが厚みにくらぺ゛Ｃ非常（＝
長い為反るのであっＣ１これに分断ｆｔｔ。
ば歪が緩和されると考え、基板上の素子間領域において
ＩｎＰ　、　ＩｎＧａＡ等の異種半導体の成長層を分断
した。該成長層の分断は各素子を取囲むように格子状（
二形成する。
〔作用〕
基板上（二形成された組成の異なる半導体層は素子用の
小さな領域毎に互に分断されるので、基板を反らすよう
な大きな力は作用せず、各素子領域内の歪は緩和される
。
〔実施例〕
第１図参照 図は本発明の第１の実施例の断面図であり、ＩｎＰ基板
の上に最初シリコン窒化膜（Ｓｉｓ　Ｎ４　）５ｔ’　
格子状に形成する。次に気相成長法、或いは液相成長法
によりＩｎＰバッファ層２　、　ＩｎＧａＡａ層６Ｉ及
びＩｎＰのキャップ層４を連続成長する。このとき、選
択成長によりＳｉ３Ｎ４膜５の上（二は成長層が形成さ
ｎないから、各成長層は互（二分断される。
各部分の一例を示すと以下のごとくである。
ＩｎＰ基板１の厚さ・＝　　　５５０１１ｍＩｎＰバッ
ファ層２の厚さ・・・　　　５μｍＩｎＧａＡＳＩＩｉ
３の厚さ−２ｐｍ ＩｎＰキャップ層４の厚さ・・・　　　　１μｍ成長層
（素子領域）の幅・・・　　５００μｍ各成長層の形成
は６００〜７００℃の温度で行なわれる。この成長時Ｃ
二、＠接する成長層同志かつな　−かってはまずいので
、Ｓｌ、Ｎ４膜５の幅が成る程度必要である。実際（二
５１ｇＮ４５が形成される領域は、素子を取囲む領域で
あり、通常スクライプラインが形成される部分に形成す
ると良い。その場合、菓子形成のワエハプロセスが終了
後、５１ｍＮ４５　）非成長部に沿ってダイヤモンドカ
ッタを用いてチップに分離することができる。
第２図参照 図は本発明の他の実施例の断面を示し°〔いる。
まず、ＩｎＰ基板１（二格子状の溝６を掘る。その後、
ＩｎＰバッファ層２　＋　ＩｎＧａＡｓ層５　、　Ｉｎ
Ｐキャップ層４を第１図と同様（二成長する。その際、
溝６の深さを成長層全体の厚さく例えば８μｍ）より深
く（例えば１５μｍ）形成し゛【溝がａｔらないよう（
ニする。図示のごとく、成長層（２〜４）は、溝６の側
部にも付着するが、横方向に見た場合、途切れ°Ｃいる
。したがって、横方向に連なった歪力は作用しないから
、基板全体を反らせるような大きな力は発生しない。
以上、本発明（二つい°〔、ＩｎＰ系の組成の異なる半
導体層を形成する場合を示し°〔説明したがＧａＡｓ系
等他の半導体の場合こ二も本発明は有効である。
〔発明の効果〕
本発明４二よれば、以上のごとく、素子領域を取囲むよ
う１：成長層を分断することに工・っ゛ｃ１組成の異な
る成長層の界面（二作用する応力を緩和することができ
、ダメージの発生を押さえることができる。したがつ゛
〔、ＩｎＰ系受光受光素子電流の低減が達成される等素
子特性を向上させることができる。
【図面の簡単な説明】
第１図及び第２図はそれぞれ本発明の実施例及び他の実
施例の断面図、 ω１゜ 第３，４図は従来の成長基板の断面図。 １・・・ＩｎＰ基板 ２・・・ＩｎＰ　（バッファ）層 ５−　ＩｎＧａＡｓ層 ４−＝　ＩｎＰ　Ｃキイツブ）＊ ５　・・・　５ｉ３Ｎ４ ６・・・溝

Claims (1)

    【特許請求の範囲】
  1. （１）化合物半導体基板上に、該化合物半導体と組成が
    異なる半導体層を含むエピタキシャル成長層を形成する
    工程を備える半導体装置の製造方法において、 該エピタキシャル成長層の形成に際し、該エピタキシャ
    ル成長層が素子間領域において分断されるようにするこ
    とを特徴とする半導体装置の製造方法。
JP60039898A 1985-02-28 1985-02-28 半導体装置の製造方法 Pending JPS61198713A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60039898A JPS61198713A (ja) 1985-02-28 1985-02-28 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60039898A JPS61198713A (ja) 1985-02-28 1985-02-28 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS61198713A true JPS61198713A (ja) 1986-09-03

Family

ID=12565778

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60039898A Pending JPS61198713A (ja) 1985-02-28 1985-02-28 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS61198713A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6398120A (ja) * 1986-10-15 1988-04-28 Matsushita Electric Ind Co Ltd 結晶成長方法
FR2853451A1 (fr) * 2003-04-03 2004-10-08 St Microelectronics Sa Couches monocristallines heteroatomiques
US7204667B2 (en) 2000-12-18 2007-04-17 Nippon Steel Corporation High strength bolted structure and method of securing nut and torque-shear type high strength bolt and joining method using same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6398120A (ja) * 1986-10-15 1988-04-28 Matsushita Electric Ind Co Ltd 結晶成長方法
US7204667B2 (en) 2000-12-18 2007-04-17 Nippon Steel Corporation High strength bolted structure and method of securing nut and torque-shear type high strength bolt and joining method using same
FR2853451A1 (fr) * 2003-04-03 2004-10-08 St Microelectronics Sa Couches monocristallines heteroatomiques
US7381267B2 (en) 2003-04-03 2008-06-03 Stmicroelectronics S.A. Heteroatomic single-crystal layers

Similar Documents

Publication Publication Date Title
JPS5893221A (ja) 半導体薄膜構造とその製造方法
JPS6076118A (ja) 半導体デバイスの製作法
JPS60210831A (ja) 化合物半導体結晶基板の製造方法
JPS61188927A (ja) 化合物半導体装置
JPS61198713A (ja) 半導体装置の製造方法
KR100323710B1 (ko) 질화갈륨 반도체 레이저 기판의 제조방법
JP3382114B2 (ja) 半導体装置及びその製造方法
JPS58170069A (ja) ３−ｖ族化合物半導体装置
JP2691667B2 (ja) 光半導体素子およびその製造方法
JPH0434920A (ja) 異種基板上への３―ｖ族化合物半導体のヘテロエピタキシャル成長法
JPH0258248A (ja) 半導体装置の製造方法
KR100437775B1 (ko) 질화물 반도체 기판 제조방법
JPS62189720A (ja) 半導体装置の製造方法
JPS61187328A (ja) 化合物半導体素子の製造方法
JPS6181679A (ja) 半導体発光素子の製造方法
JPS6398120A (ja) 結晶成長方法
US6482659B2 (en) Post-epitaxial thermal oxidation for reducing microsteps on polished semiconductor wafers
KR940008012B1 (ko) 이종 반도체기판의 직접접합방법
JPS6155982A (ja) 半導体レ−ザ装置
JPH01266716A (ja) ＧａＡｓ／Ｓｉ積層体及びＧａＡｓの成長方法
JPS6298721A (ja) ３−Ｖ族化合物半導体へのＺｎ固相拡散方法
JPS61194827A (ja) 拡散保護膜形成方法
JPS63302576A (ja) 半導体装置の製造方法
JPH02264489A (ja) 埋込型半導体装置の製造方法
JPS62216221A (ja) 化合物半導体結晶基板とその製造方法