JPS58178563A - 薄膜トランジスタ - Google Patents
薄膜トランジスタInfo
- Publication number
- JPS58178563A JPS58178563A JP57061439A JP6143982A JPS58178563A JP S58178563 A JPS58178563 A JP S58178563A JP 57061439 A JP57061439 A JP 57061439A JP 6143982 A JP6143982 A JP 6143982A JP S58178563 A JPS58178563 A JP S58178563A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film transistor
- liquid crystal
- wiring
- drain electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、石英ガラスあるいはリーダガラス勢の透明基
板上に形成される薄膜トランジスタを用い７’ｊ表示装
置の表示品質向上に関する０本発明は半導体として多結
晶シリコンを甲いて説明するが、他の半導体材料にも同
様に連片される・ 薄膜トランジスタは、高価なシリコン基板上に形成する
半導体素子に比べ、安価なガラス基板上に形成できると
共に、工機数も少なくできる利点をもっている。
板上に形成される薄膜トランジスタを用い７’ｊ表示装
置の表示品質向上に関する０本発明は半導体として多結
晶シリコンを甲いて説明するが、他の半導体材料にも同
様に連片される・ 薄膜トランジスタは、高価なシリコン基板上に形成する
半導体素子に比べ、安価なガラス基板上に形成できると
共に、工機数も少なくできる利点をもっている。
％に透明基板上に薄膜トランジスタアレイ金形ガし％液
６デイスプレイを構成したフラットパネル轡でに、１面
に反射率の良い反射板をセントする◆により、コントラ
ストの良い表示を得ることができる。
６デイスプレイを構成したフラットパネル轡でに、１面
に反射率の良い反射板をセントする◆により、コントラ
ストの良い表示を得ることができる。
一般に液晶表示装置にはダイナミック駆動方式とスタテ
ィック親船方式とがあるが、後者の方が駆動電圧、消費
電力の点で優れ°ているースタティック親船方式の液晶
表示装置は一般に、上側のガラス基型と下側の薄膜トラ
ンジスタ回路基板とその間に封入された液晶とから−５
２されており、前記ｌｌｌ１１１１トランジスタｔｇＩ
ｍ基板上にマトリックス状に制置された液晶駆動用電極
を外部選択回路により選択しｓｒＩ記液晶か動用孝子に
接続された液晶駆動用電極に電圧を印〃口することによ
り・任意の文字図形、あるいけｌｌｋ１ｇＩ！表示を行
なうものである・前記薄膜トランジスタ回しの一般的な
回路図を第１図に示す。
ィック親船方式とがあるが、後者の方が駆動電圧、消費
電力の点で優れ°ているースタティック親船方式の液晶
表示装置は一般に、上側のガラス基型と下側の薄膜トラ
ンジスタ回路基板とその間に封入された液晶とから−５
２されており、前記ｌｌｌ１１１１トランジスタｔｇＩ
ｍ基板上にマトリックス状に制置された液晶駆動用電極
を外部選択回路により選択しｓｒＩ記液晶か動用孝子に
接続された液晶駆動用電極に電圧を印〃口することによ
り・任意の文字図形、あるいけｌｌｋ１ｇＩ！表示を行
なうものである・前記薄膜トランジスタ回しの一般的な
回路図を第１図に示す。
第１図（、）はスタティック駆動方式の液晶表示パネル
に用いる薄膜トランジスタ回路基機上の液晶駆動素子の
マ） ＩＪノックス状１置 で囲まれた領域が表示領域であり、その中に液晶駆動用
素子２がマトリックス状に１鈑されている。
に用いる薄膜トランジスタ回路基機上の液晶駆動素子の
マ） ＩＪノックス状１置 で囲まれた領域が表示領域であり、その中に液晶駆動用
素子２がマトリックス状に１鈑されている。
３け液晶駆動用素子２へのビデオ信号ライン（ソース配
線）であり、４け液晶駆動素子２へのタイミング信号ラ
イン（ゲート配線）であるｅ液晶駆動素子２０回ｗＩ図
を第１図１（ｂ）［示す。５けスイッチングトランジス
タであり、通常ＭＯ８型トランジスタが用いられる．６
けコンデンサーであり・データ信号の保持用として用い
られる。
線）であり、４け液晶駆動素子２へのタイミング信号ラ
イン（ゲート配線）であるｅ液晶駆動素子２０回ｗＩ図
を第１図１（ｂ）［示す。５けスイッチングトランジス
タであり、通常ＭＯ８型トランジスタが用いられる．６
けコンデンサーであり・データ信号の保持用として用い
られる。
７＃′ｉ液晶パネルであり，７−１け導膜トランジスタ
回路基板上の各液晶駆動素子に対応１て形成された液晶
駆動電極（ドレイン電極）、であり、７−２は上側ガラ
スパネルで４る・ 一般に配線表示用（テレビ片）として本液晶表示パネル
を用いる場合は、線順次走査により、各走査線毎にタイ
ミングをかけ、各ｔｈ素に対応したコンデンサ−に信号
電圧をホールドさせる。この様に液晶表示パネルをテレ
ビとして用いた場合には、液晶の応答も良く、比較的良
好なｔｈ像が得られる。
回路基板上の各液晶駆動素子に対応１て形成された液晶
駆動電極（ドレイン電極）、であり、７−２は上側ガラ
スパネルで４る・ 一般に配線表示用（テレビ片）として本液晶表示パネル
を用いる場合は、線順次走査により、各走査線毎にタイ
ミングをかけ、各ｔｈ素に対応したコンデンサ−に信号
電圧をホールドさせる。この様に液晶表示パネルをテレ
ビとして用いた場合には、液晶の応答も良く、比較的良
好なｔｈ像が得られる。
薄膜トランジスタは一般にはガラス基板等の透明絶綴基
徐上に形成され、ｌｋ面に反射率の良い反射横をセット
して用いられる・前述し７ｊ液晶表示パネルに使用され
る薄膜トランジスタ回路においては・液晶駆動素子、リ
ース配線およびゲート配＠に占める面積の割合が開口率
として表示品質に大きく影響する。
徐上に形成され、ｌｋ面に反射率の良い反射横をセット
して用いられる・前述し７ｊ液晶表示パネルに使用され
る薄膜トランジスタ回路においては・液晶駆動素子、リ
ース配線およびゲート配＠に占める面積の割合が開口率
として表示品質に大きく影響する。
以下第２図（ａ） 、 （ｔｌを用いて従来の薄膜トラ
ンジスタの構造を示し、その欠点を述べる・ガラス基ｌ
１１１上に多結晶シリコン膜の島１２を形成したのちに
、表面を配化し、ゲート電極となる多結晶シリコンｌ１
１４を形成する・次にイオン打込み法により，リール・
ドレイン拡散層１５を形成し友ものを第２図（ａ） Ｋ
示す。
ンジスタの構造を示し、その欠点を述べる・ガラス基ｌ
１１１上に多結晶シリコン膜の島１２を形成したのちに
、表面を配化し、ゲート電極となる多結晶シリコンｌ１
１４を形成する・次にイオン打込み法により，リール・
ドレイン拡散層１５を形成し友ものを第２図（ａ） Ｋ
示す。
次に層間絶縁１１１６を形成したのちに、コンタクトホ
ールを開口し、アルルミニウムあるいはアルミニウム合
金配線１７を形成後、透明電［ｉｌ Ｂｆ第２図（ｂ）
の様に形成する・従来一般的に行なわれているホトリソ
グラフィー技術はレジスト膜を用いてパターンをｊｌ１
党により構成［、このパターニングされたレジスト膜を
マスクに被エツチングする方式である。ところが従来の
フォトエツチングの技術はせいぜい５μｍの間隔をぬく
のが精一杯であり、第１Ｆｊ！Ｊの如（のマトリックス
のサイズが太きいと歩留りを考慮しても、１０μｍ以下
は困難である・ この様に形成され几１１ース配線・ダート配線および液
晶駆動素子０５ｌｉｉ素に占める面積の割合は５０〜４
０鴫にも達し，開口率を悪くする◎この結果液晶駆動電
極の非駆動時の白レベルが悪化しコン：・ラストの低下
につながる。
ールを開口し、アルルミニウムあるいはアルミニウム合
金配線１７を形成後、透明電［ｉｌ Ｂｆ第２図（ｂ）
の様に形成する・従来一般的に行なわれているホトリソ
グラフィー技術はレジスト膜を用いてパターンをｊｌ１
党により構成［、このパターニングされたレジスト膜を
マスクに被エツチングする方式である。ところが従来の
フォトエツチングの技術はせいぜい５μｍの間隔をぬく
のが精一杯であり、第１Ｆｊ！Ｊの如（のマトリックス
のサイズが太きいと歩留りを考慮しても、１０μｍ以下
は困難である・ この様に形成され几１１ース配線・ダート配線および液
晶駆動素子０５ｌｉｉ素に占める面積の割合は５０〜４
０鴫にも達し，開口率を悪くする◎この結果液晶駆動電
極の非駆動時の白レベルが悪化しコン：・ラストの低下
につながる。
本発明はこの様な従来の欠点を減少させたものでありそ
の目的とするところは、１締材料を透明導電材料にする
ことｒより、大幅な開口率の向上を達成できる構造を有
する導膜トランジスタｆ提供することである。
の目的とするところは、１締材料を透明導電材料にする
ことｒより、大幅な開口率の向上を達成できる構造を有
する導膜トランジスタｆ提供することである。
具体的ＫＦｉ．配線材料としては、酸化スズ膜、酸（ヒ
インジウム膜あるいけ酸化スズ膜と酸ｆヒインジウムａ
ｔ混合したもの（ ＩＴＯ膜）等を甲いることができる
ー開知の如く、一般に酸化スズ展・ｘｒｏ膜の可視光線
透過率け８０７−９０優位であ抄，透過率は使用可能範
１ｆｆｌｆｆある・また本発明は、上記配−甲導電膜と
して、ドレイン電ＩＩＩ用導電展と同時に形成された導
電膜をドレイン電極形成時に同時にパターニングするこ
とを特徴とするものであるーすなわち，配線用として新
たに導電膜を設ける本のではなく、通常のドレイン電番
形成の方法を変更することにより、リース配線あるいけ
ゲート配−のいずれかをドレイン電極形成時に同時に形
成することができる・第５ｋＪ［より本発明による実總
す１を説明する・ガラス基１＃２１上に多結晶シリコン
膜の島２２を形成したのちに．表面を酸化し、ゲート電
極となるエテ０膜２４を形成する曇さら［、イオン打込
み法により、ソース・ドレイン拡散層２５を形成したも
のを第５〆１（ａ）Ｋ示す。
インジウム膜あるいけ酸化スズ膜と酸ｆヒインジウムａ
ｔ混合したもの（ ＩＴＯ膜）等を甲いることができる
ー開知の如く、一般に酸化スズ展・ｘｒｏ膜の可視光線
透過率け８０７−９０優位であ抄，透過率は使用可能範
１ｆｆｌｆｆある・また本発明は、上記配−甲導電膜と
して、ドレイン電ＩＩＩ用導電展と同時に形成された導
電膜をドレイン電極形成時に同時にパターニングするこ
とを特徴とするものであるーすなわち，配線用として新
たに導電膜を設ける本のではなく、通常のドレイン電番
形成の方法を変更することにより、リース配線あるいけ
ゲート配−のいずれかをドレイン電極形成時に同時に形
成することができる・第５ｋＪ［より本発明による実總
す１を説明する・ガラス基１＃２１上に多結晶シリコン
膜の島２２を形成したのちに．表面を酸化し、ゲート電
極となるエテ０膜２４を形成する曇さら［、イオン打込
み法により、ソース・ドレイン拡散層２５を形成したも
のを第５〆１（ａ）Ｋ示す。
次に層間絶縁膜２６を形成したのちに、コンタクトホー
ルを開口し、ソース配線となる透明導電膜２７を形成す
ると同時に、ドレイン電徐２８を第５ｒＩＡ（ｂ）の様
に形成する・ この構造によれば、駆動素子部以外は全て透明電極で構
成されるので開口率は９５嚢以上にすることが可能であ
る・ この結果コントラストは従来の構造よりけるかに向上し
た。
ルを開口し、ソース配線となる透明導電膜２７を形成す
ると同時に、ドレイン電徐２８を第５ｒＩＡ（ｂ）の様
に形成する・ この構造によれば、駆動素子部以外は全て透明電極で構
成されるので開口率は９５嚢以上にすることが可能であ
る・ この結果コントラストは従来の構造よりけるかに向上し
た。
また従来は、ソース配線・ゲート配線およびドレイン電
極を別々に形成する必要があったが、本発明によれば、
ソース電線あるいはゲート配線のいずれかをドレイン電
極形成時に同時に形成することができるので工程数も少
なくすることができるＯ 以上、述べ穴如く、本発明はコントラストを向上するば
かゆでなく、種々の優れた効果を有するものであるｅ 第１１Ｘ（ａ）ｔｊ液晶駆動用素子のマ） ｌツクス状
配置顧、第１図（ｂ）は液晶駆動素子の回路図である・
第２−は従来の薄膜トランジスタの！ＩＴ［ｆｉ形状図
であるａ １１ｉｊガラスＭｌ、１２は多結晶シリコン
膿、１３Ｆｉシリコン酸化膜、１４ｉｊゲート電棲、ｔ
ｓＦｉｌ−ストレイン拡散層、１６け層間絶縁膜。
極を別々に形成する必要があったが、本発明によれば、
ソース電線あるいはゲート配線のいずれかをドレイン電
極形成時に同時に形成することができるので工程数も少
なくすることができるＯ 以上、述べ穴如く、本発明はコントラストを向上するば
かゆでなく、種々の優れた効果を有するものであるｅ 第１１Ｘ（ａ）ｔｊ液晶駆動用素子のマ） ｌツクス状
配置顧、第１図（ｂ）は液晶駆動素子の回路図である・
第２−は従来の薄膜トランジスタの！ＩＴ［ｆｉ形状図
であるａ １１ｉｊガラスＭｌ、１２は多結晶シリコン
膿、１３Ｆｉシリコン酸化膜、１４ｉｊゲート電棲、ｔ
ｓＦｉｌ−ストレイン拡散層、１６け層間絶縁膜。
１７ｉ１ノース配線、１８けドレイン電ｆｈ＃第ｓ園は
本発明による＊膜トランジスタの断面形状＃１である・
２１けガラス基徐、２２ｄ多結昂シリコン展、２３はシ
リコン酸ｆｌ’農、１４けゲート電極、２５けソース嗜
ドレイン拡散層、２１ｉｊ層間絶縁膜、２７ｉｌＦソー
ス配線、２８はドレイン電極− 以上 出願人株式会社 −訪精工舎 Ｃ久） ノ２ ｒ′５２図
本発明による＊膜トランジスタの断面形状＃１である・
２１けガラス基徐、２２ｄ多結昂シリコン展、２３はシ
リコン酸ｆｌ’農、１４けゲート電極、２５けソース嗜
ドレイン拡散層、２１ｉｊ層間絶縁膜、２７ｉｌＦソー
ス配線、２８はドレイン電極− 以上 出願人株式会社 −訪精工舎 Ｃ久） ノ２ ｒ′５２図
Claims (1)
- １）石英ガラスあるいけソーダガラス等の透明基板上に
形成する薄膜トランジスタにおい・て、前記薄膜トラン
ジスタは、ソース配線・ゲート配線およびドレイン電極
に接続され、該ソース配−あるいけゲート配線の一部若
し、くけ全てを透明薄膜で構成し几ことを特徴とする薄
膜トランジスタＯ
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57061439A JPS58178563A (ja) | 1982-04-13 | 1982-04-13 | 薄膜トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57061439A JPS58178563A (ja) | 1982-04-13 | 1982-04-13 | 薄膜トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58178563A true JPS58178563A (ja) | 1983-10-19 |
Family
ID=13171097
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57061439A Pending JPS58178563A (ja) | 1982-04-13 | 1982-04-13 | 薄膜トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58178563A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004014982A (ja) * | 2002-06-11 | 2004-01-15 | Konica Minolta Holdings Inc | 半導体回路および画像表示装置 |
| JP2005011571A (ja) * | 2003-06-17 | 2005-01-13 | Seiko Epson Corp | エレクトロルミネッセンス表示装置、エレクトロルミネッセンス表示装置用配線基板、エレクトロルミネッセンス表示装置の製造方法及び電子機器 |
| JP2006245031A (ja) * | 2005-02-28 | 2006-09-14 | Casio Comput Co Ltd | 薄膜トランジスタパネル |
-
1982
- 1982-04-13 JP JP57061439A patent/JPS58178563A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004014982A (ja) * | 2002-06-11 | 2004-01-15 | Konica Minolta Holdings Inc | 半導体回路および画像表示装置 |
| JP2005011571A (ja) * | 2003-06-17 | 2005-01-13 | Seiko Epson Corp | エレクトロルミネッセンス表示装置、エレクトロルミネッセンス表示装置用配線基板、エレクトロルミネッセンス表示装置の製造方法及び電子機器 |
| JP2006245031A (ja) * | 2005-02-28 | 2006-09-14 | Casio Comput Co Ltd | 薄膜トランジスタパネル |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4804953A (en) | Redundant conductor structures for thin film FET driven liquid crystal displays | |
| US6999136B2 (en) | Liquid crystal display and fabricating method thereof | |
| JP3116221B2 (ja) | 液晶表示装置及びその製造方法 | |
| JP2004341550A (ja) | 液晶表示装置および液晶表示装置の製造方法 | |
| JPS60216377A (ja) | 液晶表示器 | |
| JPH04163528A (ja) | アクティブマトリクス表示装置 | |
| EP1227469A2 (en) | Liquid crystal device | |
| JP2625268B2 (ja) | アクティブマトリクス基板 | |
| JPH0426084B2 (ja) | ||
| JPS62500745A (ja) | 能動マトリクスデイスプレイスクリ−ンの製造方法 | |
| JPH07113728B2 (ja) | アクティブマトリクス基板 | |
| JPS6349914B2 (ja) | ||
| JP2820738B2 (ja) | 液晶表示装置用の薄膜トランジスタとクロスオーバ構体およびその製造法 | |
| JPH1062810A (ja) | 半導体装置 | |
| JPS58190063A (ja) | 透過型液晶表示パネル用薄膜トランジスタ | |
| JPS58192379A (ja) | 薄膜トランジスタ | |
| JPS61203484A (ja) | 表示装置用駆動回路基板及びその製造方法 | |
| JP3187004B2 (ja) | 液晶表示装置およびその製造方法 | |
| JPH0155460B2 (ja) | ||
| CN101196659A (zh) | 液晶显示器及其制造方法 | |
| KR100267995B1 (ko) | 액정표시장치 및 그 제조방법 | |
| JPH0444251B2 (ja) | ||
| JPS5914677A (ja) | 薄膜トランジスタの製造方法 | |
| JP2000187241A (ja) | 液晶表示装置及びその製造方法 | |
| JPS61145867A (ja) | マトリクス型薄膜トランジスタ基板 |