JPH0744677B2 - 記録用輝度信号処理回路 - Google Patents
記録用輝度信号処理回路Info
- Publication number
- JPH0744677B2 JPH0744677B2 JP61277089A JP27708986A JPH0744677B2 JP H0744677 B2 JPH0744677 B2 JP H0744677B2 JP 61277089 A JP61277089 A JP 61277089A JP 27708986 A JP27708986 A JP 27708986A JP H0744677 B2 JPH0744677 B2 JP H0744677B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- luminance signal
- clip
- voltage
- emphasis
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000010586 diagram Methods 0.000 description 5
- 230000000903 blocking effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Landscapes
- Television Signal Processing For Recording (AREA)
Description
【発明の詳細な説明】 （イ）産業上の利用分野 本発明は、VTR（ビデオテープレコーダ）の記録用輝度
信号処理回路に関するもので、特にIC（集積回路）化に
適する様に、無調整化されたクリップ回路を備える記録
用輝度信号処理回路に関する。
信号処理回路に関するもので、特にIC（集積回路）化に
適する様に、無調整化されたクリップ回路を備える記録
用輝度信号処理回路に関する。
（ロ）従来の技術 一般にVTRでは、輝度信号をFM変調して記録するが、高
域周波数の信号ほどFM変調の際にノイズの影響を受けや
すいため、記録する前にプリエンファシス回路に依っ
て、輝度信号の高域周波数の信号のレベルを上げてS/N
比を改善している。前記プリエンファシス回路で高域周
波数成分が強調された輝度信号は、立ち上がりや立ち下
がりの部分に鋭いヒゲが生じる。前記ヒゲは、FM変調を
行なう際に過変調の原因となり、白黒反転が生じる恐れ
があるので、ホワイトクリップ回路とダーククリップ回
路で前記ヒゲの長さを一定レベルとし、過変調を防止し
ている。その様なクリップ回路をIC化したものが「Nati
onal Technical Report」Vol.31 No.6 Dec.1985の第161
頁に記載されている。第２図は前記クリップ回路を示す
回路図で、入力ピン（１）からの輝度信号はAGC回路
（２）にてレベルを正しく調整された後、クランプ回路
（２′）によって、同期信号の先端部を所定値にクラン
プされ、サブエンファシス回路（３）及びメインエンフ
ァシス回路（４）にて高域周波数が強調される。高域周
波数が強調された輝度信号は、クリップ回路（５）で、
ヒゲの長さがホワイトクリップレベル、ダーククリップ
レベルに規定され、FM変調回路（６）でFM信号に変換さ
れ、出力端子（６′）からヘッドに印加される。
域周波数の信号ほどFM変調の際にノイズの影響を受けや
すいため、記録する前にプリエンファシス回路に依っ
て、輝度信号の高域周波数の信号のレベルを上げてS/N
比を改善している。前記プリエンファシス回路で高域周
波数成分が強調された輝度信号は、立ち上がりや立ち下
がりの部分に鋭いヒゲが生じる。前記ヒゲは、FM変調を
行なう際に過変調の原因となり、白黒反転が生じる恐れ
があるので、ホワイトクリップ回路とダーククリップ回
路で前記ヒゲの長さを一定レベルとし、過変調を防止し
ている。その様なクリップ回路をIC化したものが「Nati
onal Technical Report」Vol.31 No.6 Dec.1985の第161
頁に記載されている。第２図は前記クリップ回路を示す
回路図で、入力ピン（１）からの輝度信号はAGC回路
（２）にてレベルを正しく調整された後、クランプ回路
（２′）によって、同期信号の先端部を所定値にクラン
プされ、サブエンファシス回路（３）及びメインエンフ
ァシス回路（４）にて高域周波数が強調される。高域周
波数が強調された輝度信号は、クリップ回路（５）で、
ヒゲの長さがホワイトクリップレベル、ダーククリップ
レベルに規定され、FM変調回路（６）でFM信号に変換さ
れ、出力端子（６′）からヘッドに印加される。
従って、第２図の回路に依れば、映像信号中の輝度信号
を正しくFM信号に変換する事が出来る。
を正しくFM信号に変換する事が出来る。
尚、第２図におけるサブエンファシス回路（３）は、通
常記録時には必要なく、特殊記録時のみ必要となるもの
で、通常記録時と特殊記録時とで異なるエンファシス特
性が必要となる為、配置されている。
常記録時には必要なく、特殊記録時のみ必要となるもの
で、通常記録時と特殊記録時とで異なるエンファシス特
性が必要となる為、配置されている。
（ハ）発明が解決しようとする問題点 しかしながら第２図の回路においては、クリップ回路
（５）に印加される輝度信号の直流レベルと、クリップ
回路（５）のホワイト及びダーククリップレベルとの間
に相関関係が無い為、ホワイトとダークのクリップレベ
ルをそれぞれIC（７）の外付けの可変抵抗（８）及び
（９）によって設定しなければならず、製造工程の繁雑
化、外付回路の増加、及びピン数の増加を招き好ましく
無かった。
（５）に印加される輝度信号の直流レベルと、クリップ
回路（５）のホワイト及びダーククリップレベルとの間
に相関関係が無い為、ホワイトとダークのクリップレベ
ルをそれぞれIC（７）の外付けの可変抵抗（８）及び
（９）によって設定しなければならず、製造工程の繁雑
化、外付回路の増加、及びピン数の増加を招き好ましく
無かった。
（ニ）問題点を解決するための手段 本発明は、上述の点に鑑み成されたもので、輝度信号中
の同期信号の先端部を基準電圧にクランプするクランプ
回路と、該クランプ回路の出力信号中の高域周波数成分
を強調するエンファシス回路と、前記基準電圧に応じて
ホワイトクリップレベルを設定する第１トランジスタ及
び前記基準電圧に応じてダーククリップレベルを設定す
る第２トランジスタから成り前記エンファシス回路でエ
ンファシスされた前記輝度信号を前記ホワイトクリップ
レベル及び前記ダーククリップレベルでクリップするク
リップ回路とから成ることを特徴とする。
の同期信号の先端部を基準電圧にクランプするクランプ
回路と、該クランプ回路の出力信号中の高域周波数成分
を強調するエンファシス回路と、前記基準電圧に応じて
ホワイトクリップレベルを設定する第１トランジスタ及
び前記基準電圧に応じてダーククリップレベルを設定す
る第２トランジスタから成り前記エンファシス回路でエ
ンファシスされた前記輝度信号を前記ホワイトクリップ
レベル及び前記ダーククリップレベルでクリップするク
リップ回路とから成ることを特徴とする。
（ホ）作用 本発明に依れば、輝度信号が印加されるクランプ回路の
基準電圧をクリップ回路の基準電圧として用いてダーク
及びホワイトのクリップレベルを設定しているので、同
期信号から前記クリップレベルまでの距離を一定に定め
る事が出来る。
基準電圧をクリップ回路の基準電圧として用いてダーク
及びホワイトのクリップレベルを設定しているので、同
期信号から前記クリップレベルまでの距離を一定に定め
る事が出来る。
（ヘ）実施例 第１図は、本発明の一実施例を示す回路図で、（10）は
AGC回路（図示せず）からの輝度信号が印加される入力
端子、（11）は前記輝度信号を基準電源（12）のレベル
にクランプするクランプ回路、（13）はクランプ回路
（11）の出力信号中の高域周波数成分を強調するサブエ
ンファシス回路、（14）は前記サブエンファシス回路
（13）と等しい直流伝達特性を有するダミー回路、（1
5）は前記サブエンファシス回路（13）の出力信号中の
高域周波数成分を更に強調するメインエンファシス回
路、（16）は前記メインエンファシス回路（15）の出力
信号を所定のレベルでクリップするクリップ回路であ
る。
AGC回路（図示せず）からの輝度信号が印加される入力
端子、（11）は前記輝度信号を基準電源（12）のレベル
にクランプするクランプ回路、（13）はクランプ回路
（11）の出力信号中の高域周波数成分を強調するサブエ
ンファシス回路、（14）は前記サブエンファシス回路
（13）と等しい直流伝達特性を有するダミー回路、（1
5）は前記サブエンファシス回路（13）の出力信号中の
高域周波数成分を更に強調するメインエンファシス回
路、（16）は前記メインエンファシス回路（15）の出力
信号を所定のレベルでクリップするクリップ回路であ
る。
次に動作について説明する。AGC回路をへて、入力端子
（10）に印加される輝度信号は、直流阻止コンデンサ
（17）を介してクランプ回路（11）に印加され、その同
期信号の先端部が基準電源（12）のレベルにクランプさ
れる。クランプされた前記輝度信号は、サブエンファシ
ス回路（13）に高域周波数成分を強調する為に印加され
る。前記輝度信号は、サブエンファシス回路（13）のト
ランジスタ（18）のベースに印加され、そのエミッタか
ら前記輝度信号に応じた出力信号が抵抗（19）を介して
差動増幅回路（20）のトランジスタ（21）のベースに印
加される。又、前記トランジスタ（18）のエミッタに得
られる前記出力信号は積分回路（22）を介して、トラン
ジスタ（23）のベースに印加される。その為、トランジ
スタ（23）のベースには前記出力信号中の低域周波数成
分のみが印加される様になり、差動増幅回路（20）にお
いて低域周波数成分は相殺され、高域周波数成分のみが
増幅されてトランジスタ（23）のコレクタに生ずる様に
なる。その為、トランジスタ（23）のコレクタには結果
として前記輝度信号を微分した出力信号が表われること
に成り、前記出力信号はトランジスタ（24）のエミッタ
から点Ａに印加され、トランジスタ（18）のエミッタ側
に得られる前記輝度信号に応じた出力信号と加算され
る。それ故、点Ａには高域周波数成分が強調された輝度
信号が得られる。そして、前記輝度信号はメインエンフ
ァシス回路（15）に印加され、更に高域周波数成分が強
調される。
（10）に印加される輝度信号は、直流阻止コンデンサ
（17）を介してクランプ回路（11）に印加され、その同
期信号の先端部が基準電源（12）のレベルにクランプさ
れる。クランプされた前記輝度信号は、サブエンファシ
ス回路（13）に高域周波数成分を強調する為に印加され
る。前記輝度信号は、サブエンファシス回路（13）のト
ランジスタ（18）のベースに印加され、そのエミッタか
ら前記輝度信号に応じた出力信号が抵抗（19）を介して
差動増幅回路（20）のトランジスタ（21）のベースに印
加される。又、前記トランジスタ（18）のエミッタに得
られる前記出力信号は積分回路（22）を介して、トラン
ジスタ（23）のベースに印加される。その為、トランジ
スタ（23）のベースには前記出力信号中の低域周波数成
分のみが印加される様になり、差動増幅回路（20）にお
いて低域周波数成分は相殺され、高域周波数成分のみが
増幅されてトランジスタ（23）のコレクタに生ずる様に
なる。その為、トランジスタ（23）のコレクタには結果
として前記輝度信号を微分した出力信号が表われること
に成り、前記出力信号はトランジスタ（24）のエミッタ
から点Ａに印加され、トランジスタ（18）のエミッタ側
に得られる前記輝度信号に応じた出力信号と加算され
る。それ故、点Ａには高域周波数成分が強調された輝度
信号が得られる。そして、前記輝度信号はメインエンフ
ァシス回路（15）に印加され、更に高域周波数成分が強
調される。
ところで、ダミー回路（14）はサブエンファシス回路
（13）と等しい直流伝達特性を有し、その構成は例えば
サブエンファシス回路（13）とほぼ同様のものである。
そして、ダミー回路（14）の入力端にはクランプ回路
（11）の基準電源（12）の電圧が加わるので、その出力
端には、サブエンファシス回路（13）の点Ａに得られる
同期信号の先端部の電圧と全く等しい電圧が得られる。
その場合、サブエンファシス回路（13）の出力直流電圧
がバラツキや温度変化により変動しても、同様の変動が
ダミー回路（14）に生じるので問題はない。サブエンフ
ァシス回路（13）の点Ａに得られる輝度信号は、メイン
エンファシス回路（15）の差動増幅回路（25）にて増幅
され、トランジスタ（26）のコレクタに発生する。メイ
ンエンファシス回路（15）は、トランジスタ（26）のコ
レクタに得られる輝度信号をトランジスタ（27）及び積
分回路（28）を介してトランジスタ（26）のベースに帰
還しており、直流的に100％の帰還が掛かるので、出力
端子（29）に発生する電圧が点Ａに得られる電圧と等し
くなる様に働く。又、交流的には帰還量が低下するの
で、高域周波数成分は増幅される。そこで、メインエン
ファシス回路（15）に印加される同期信号の先端部の電
圧をVSとすれば、クリップ回路（16）に印加される電圧
もVSとなり、出力端子（29）に発生する同期信号の先端
部の電圧もVSとなる。この時、クリップ回路（16）とメ
インエンファシス回路（15）との接続点Ｂの同期先端時
の電圧はVS＋Vf（ただし、VfはPNジャンクション電圧）
となる。点Ｂの電圧は、クリップ回路（16）に依って、
その上限（ホワイトクリップレベル）と下限（ダークク
リップレベル）が規定される。例えば、点Ｂの電圧が上
昇するとトランジスタ（30）がオンし、ホワイトクリッ
プが行なわれ、前記点Ｂの電圧はホワイトクリップレベ
ルよりも大にならない。そして、その時の点Ｂの電圧は VS＋（R2−R1）Ｉ＋Vf ……（１） に規定される。
（13）と等しい直流伝達特性を有し、その構成は例えば
サブエンファシス回路（13）とほぼ同様のものである。
そして、ダミー回路（14）の入力端にはクランプ回路
（11）の基準電源（12）の電圧が加わるので、その出力
端には、サブエンファシス回路（13）の点Ａに得られる
同期信号の先端部の電圧と全く等しい電圧が得られる。
その場合、サブエンファシス回路（13）の出力直流電圧
がバラツキや温度変化により変動しても、同様の変動が
ダミー回路（14）に生じるので問題はない。サブエンフ
ァシス回路（13）の点Ａに得られる輝度信号は、メイン
エンファシス回路（15）の差動増幅回路（25）にて増幅
され、トランジスタ（26）のコレクタに発生する。メイ
ンエンファシス回路（15）は、トランジスタ（26）のコ
レクタに得られる輝度信号をトランジスタ（27）及び積
分回路（28）を介してトランジスタ（26）のベースに帰
還しており、直流的に100％の帰還が掛かるので、出力
端子（29）に発生する電圧が点Ａに得られる電圧と等し
くなる様に働く。又、交流的には帰還量が低下するの
で、高域周波数成分は増幅される。そこで、メインエン
ファシス回路（15）に印加される同期信号の先端部の電
圧をVSとすれば、クリップ回路（16）に印加される電圧
もVSとなり、出力端子（29）に発生する同期信号の先端
部の電圧もVSとなる。この時、クリップ回路（16）とメ
インエンファシス回路（15）との接続点Ｂの同期先端時
の電圧はVS＋Vf（ただし、VfはPNジャンクション電圧）
となる。点Ｂの電圧は、クリップ回路（16）に依って、
その上限（ホワイトクリップレベル）と下限（ダークク
リップレベル）が規定される。例えば、点Ｂの電圧が上
昇するとトランジスタ（30）がオンし、ホワイトクリッ
プが行なわれ、前記点Ｂの電圧はホワイトクリップレベ
ルよりも大にならない。そして、その時の点Ｂの電圧は VS＋（R2−R1）Ｉ＋Vf ……（１） に規定される。
逆に点Ｂの電圧が下降するとトランジスタ（31）がオン
し、ダーククリップが行なわれ、前記点Ｂの電圧はダー
ククリップレベルよりも小にならない。そして、その時
の点Ｂの電圧は VS−R1・Ｉ＋Vf ……（２） に規定される。その様子を第３図に波形で示す。ここ
で、ホワイトクリップレベルからダーククリップレベル
までの幅は R2・Ｉ ……（３） となる。又、同期信号の先端部からホワイトクリップレ
ベルまでの幅は （R2−R1）Ｉ ……（４） となり、前記先端部からダーククリップレベルまでのク
リップ幅は R1・Ｉ ……（５） となる。つまり、抵抗（32）の抵抗値R1と電流源（34）
の電流値Ｉとの積に依って、ダーククリップレベルを設
定し、抵抗（33）の抵抗値R2と前記電流値Ｉとの積に依
って、クリップ幅を設定できるので、同期信号の先端部
を基準点として、全体のクリップ幅、及びホワイトクリ
ップレベルとダーククリップレベルの比の無調整化が計
れる。
し、ダーククリップが行なわれ、前記点Ｂの電圧はダー
ククリップレベルよりも小にならない。そして、その時
の点Ｂの電圧は VS−R1・Ｉ＋Vf ……（２） に規定される。その様子を第３図に波形で示す。ここ
で、ホワイトクリップレベルからダーククリップレベル
までの幅は R2・Ｉ ……（３） となる。又、同期信号の先端部からホワイトクリップレ
ベルまでの幅は （R2−R1）Ｉ ……（４） となり、前記先端部からダーククリップレベルまでのク
リップ幅は R1・Ｉ ……（５） となる。つまり、抵抗（32）の抵抗値R1と電流源（34）
の電流値Ｉとの積に依って、ダーククリップレベルを設
定し、抵抗（33）の抵抗値R2と前記電流値Ｉとの積に依
って、クリップ幅を設定できるので、同期信号の先端部
を基準点として、全体のクリップ幅、及びホワイトクリ
ップレベルとダーククリップレベルの比の無調整化が計
れる。
（ト）発明の効果 以上述べた如く、本発明に依れば、同期信号をクランプ
するクランプ回路の基準電圧をクリップ回路の基準電圧
として利用しているので、クリップ回路の上限及び下限
を常に一定値に定めることが出来、クリップレベルの無
調整化を計る事が出来る。その為、クリップレベル調整
の為の手間が省け、IC化に際しての外付回路の削減及び
ピン数の削減が計れる。更に、実施例の如く、クランプ
回路（11）とメインエンファシス回路（15）との間に、
サブエンファシス回路（13）等の直流電圧変動を有する
回路が介在した場合には、等しい直流伝達特性を有する
ダミーの回路を、クランプ回路（11）の基準電源（12）
とクリップ回路（16）との間に挿入すればよい。
するクランプ回路の基準電圧をクリップ回路の基準電圧
として利用しているので、クリップ回路の上限及び下限
を常に一定値に定めることが出来、クリップレベルの無
調整化を計る事が出来る。その為、クリップレベル調整
の為の手間が省け、IC化に際しての外付回路の削減及び
ピン数の削減が計れる。更に、実施例の如く、クランプ
回路（11）とメインエンファシス回路（15）との間に、
サブエンファシス回路（13）等の直流電圧変動を有する
回路が介在した場合には、等しい直流伝達特性を有する
ダミーの回路を、クランプ回路（11）の基準電源（12）
とクリップ回路（16）との間に挿入すればよい。
第１図は本発明の一実施例を示す回路図、第２図は従来
のクリップ回路を示す回路図、及び第３図は第１図の説
明に供する為の波形図である。 （11）……クランプ回路、（12）……基準電源、（13）
……サブエンファシス回路、（14）……ダミー回路、
（15）……メインエンファシス回路、（16）……クリッ
プ回路。
のクリップ回路を示す回路図、及び第３図は第１図の説
明に供する為の波形図である。 （11）……クランプ回路、（12）……基準電源、（13）
……サブエンファシス回路、（14）……ダミー回路、
（15）……メインエンファシス回路、（16）……クリッ
プ回路。
Claims (1)
- 【請求項１】輝度信号中の同期信号の先端部を基準電圧
にクランプするクランプ回路と、該クランプ回路の出力
輝度信号中の高域周波数成分を強調するエンファシス回
路と、定電流源の電流値と抵抗の抵抗値との積による電
圧と前記クランプ回路からの前記基準電圧とに応じたホ
ワイトクリップレベルを設定する第１のクリップ部、定
電流源の電流値と抵抗の抵抗値との積による電圧と前記
クランプ回路からの前記基準電圧とに応じたダーククリ
ップレベルを設定する第２のクリップ部とを備え前記ク
ランプ回路と前記エンファシス回路とに接続されて前記
エンファシス回路における輝度信号のクリップレベルを
設定するクリップ回路とをICに内蔵し、クリップレベル
の無調整化を行ったことを特徴とする記録用輝度信号処
理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61277089A JPH0744677B2 (ja) | 1986-11-20 | 1986-11-20 | 記録用輝度信号処理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61277089A JPH0744677B2 (ja) | 1986-11-20 | 1986-11-20 | 記録用輝度信号処理回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63131669A JPS63131669A (ja) | 1988-06-03 |
| JPH0744677B2 true JPH0744677B2 (ja) | 1995-05-15 |
Family
ID=17578621
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61277089A Expired - Lifetime JPH0744677B2 (ja) | 1986-11-20 | 1986-11-20 | 記録用輝度信号処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0744677B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2531789B2 (ja) * | 1989-05-26 | 1996-09-04 | 日本電気アイシーマイコンシステム株式会社 | ホワイト・ダ―ククリップ回路 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5348658Y2 (ja) * | 1975-03-18 | 1978-11-21 | ||
| JPS55153625U (ja) * | 1979-04-19 | 1980-11-06 | ||
| JPS62258567A (ja) * | 1986-04-23 | 1987-11-11 | Mitsubishi Electric Corp | 信号処理装置 |
-
1986
- 1986-11-20 JP JP61277089A patent/JPH0744677B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63131669A (ja) | 1988-06-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4385319A (en) | Synchronization signal separating circuit | |
| EP0292324B1 (en) | Noise reduction circuit of a video signal | |
| JPH0121672B2 (ja) | ||
| JPH0744677B2 (ja) | 記録用輝度信号処理回路 | |
| JP2531789B2 (ja) | ホワイト・ダ―ククリップ回路 | |
| JPS61152166A (ja) | ビデオ信号の白圧縮回路 | |
| JP2643178B2 (ja) | 映像信号記録装置 | |
| JPS628990B2 (ja) | ||
| JPH0522633A (ja) | 画質調整回路 | |
| JP2884574B2 (ja) | スライス回路 | |
| JPH0646802B2 (ja) | 信号処理回路 | |
| JPH0411426Y2 (ja) | ||
| JPS6148312B2 (ja) | ||
| JPS62258567A (ja) | 信号処理装置 | |
| JPS596676A (ja) | 情報信号插入回路 | |
| JPH027228B2 (ja) | ||
| JPS6339104A (ja) | 映像信号記録装置 | |
| JPS58178668A (ja) | 集積化同期信号分離回路 | |
| JPH0419627B2 (ja) | ||
| JPH051677B2 (ja) | ||
| JPS63276388A (ja) | 映像信号記録再生装置 | |
| JPH0518315B2 (ja) | ||
| JPH071923B2 (ja) | 集積化映像信号処理回路 | |
| JPS58194115A (ja) | ダイナミツクエンフアシス，デイエンフアシス回路 | |
| JPS5947909B2 (ja) | 同期分離装置 |