JPS581796B2 - 電子楽器のエンベロ−プ波形発生装置 - Google Patents

Description

【発明の詳細な説明】 本発明は電子楽器のエンベロープ波形発生装置に関する
ものである。

従来の電子楽器において楽音信号のエンベローブの立上
り（アタック）や立下り（レリーズ）の速さを示すエン
ベロープ速度を制御する方式としてコンデンサおよび抵
抗器より成る時定数回路の充放電電圧をゲート回路に与
え、このゲート回路を開閉制御する方式が一般に用いら
れる。

しかしながら、この方式では任意のエンベロープ制御は
期待できずまた集積化も困難である。

また別の方式として、サンプリングされたエンベロープ
波形記憶回路を直接読み出す方法である。

しかしこの方法では記憶容量が非常に大きくなりそれに
伴ないビット数も増大し、さらに多音に対して異なるエ
ンベロープ波形を与えるためには、エンベロープ波形記
憶回路を多数設けるか、あるいは多重読出しが必要とな
る。

さらにＰＣＭ（パルス符号変調）波形の欠点とされる量
子化ノイズが生じるためこの影響を軽減するためには大
容量の記憶回路が必要となる等の欠点を有する。

また従来エンベロープ速度は音の高低によって無関係に
一定なものとされてきたが、自然な音を求めるためには
高音は速く低音は遅くする必要がある。

本発明はこれらの欠点や問題点を解決するもので、その
目的は電子楽器の任意のエンベロープ波形を自然なエン
ベロープ速度で量子化ノイズを低《抑えて発生させしか
も構成の簡単なエンベロープ波形発生装置を提供するこ
とである。

前記目的を達成するため、本発明のエンベロープ波形発
生装置はエンベロープクロックを楽音周波数に対応した
パルス密度を有する夕ロック周波数に変換することによ
りエンベロープの速度を楽音周波数に応じて変化する回
路、該回路の出力クロツクを鍵スイッチのアタック・サ
スティーン・レリーズに対応したパルス密度をもつクロ
ツク周波数に変換し前記エンベロープの速度を制御する
回路、該回路の出力クロツクの一定パルス数毎に出力を
変化する関数発生器と該関数発生器の出力によりクロッ
クのパルス密度を制御するパルス密度乗算器より成るパ
ルス密度関数発生器、および該パルス密度関数発生器の
出力パルスをカウントしパルス密度関数の累積和をエン
ベロープ波形として出力するエンベロープカウンタを具
備したことを特徴とするものである。

以下本発明を実施例につき詳述する。

本発明の原理を簡単に述べると、エンベロープ波形を発
生するためのクロックの密度を楽音に応じて変化させる
ことにより自然なエンベロープ速度を得、さらにパルス
密度変化によりカウンタを駆動することにより、エンベ
ロープ波形を直線近似とし、量子化ノイズを低く抑える
ようにしたものである。

第１図は上述の原理に基いた本発明の実施例のブロック
図である。

同図において、エンベロープクロック、すなわちエンベ
ローブ速度の最大または最小を決定する基準クロツクは
同発生器１からＡＮＤ１に入力している。

いま鍵スイッチＳＷ１が押されるとフリツプフロツプ（
ＦＦ１）はセットされそのＱ出力は“１”を出力しＡＤ
１に入力する。

従ってエンベロープクロックはレートマルチプラ，イヤ
５すなわちパルス密度乗算器に入力する。

このレートマルチプライヤ５はたとえばＴＩ（テキサス
インスツルメント）社製タイプＳＮ７４９７の同期６ビ
ット２進レートマルチプライヤのような回路であり、所
定の関数発生器の出力によりクロツクのパルス密度を制
御するものである。

鍵スイッチＳＷ１はキースイッチＯＲ回路２の多数のス
イッチのうちの１個であり、その出力はエンコーダ３に
人力して符号化され、エンコーダ３の出力はコード変換
回路４に入力し、レートマルチプライヤ５の出力パルス
密度を制御する。

こゝでエンベローブタロツク周波数は各鍵に対応して変
化させることが最良であるが、制御用のビット数を少な
くするためにも、また人間の耳で聞いてもそれ程の精度
は必要でない。

そこで第１オクターブ単位で変化させる程度で十分であ
る。

たとえば７オクターブ全域の鍵に対してことごとくパル
ス密度を変化させるためには７ビットを必要とするのに
対し、オクターブ毎に変化させるのであれば３ピットで
済む。

このため本実施例ではキースイッチＯＲ回路２の出力は
オクターブで分割されており、エンコーダ３はオクター
ブコードを出力する。

コード変換回路４では最低オクターブでのレートマルチ
プライヤ５の出力パルス密度を入力エンベロ一プクロッ
クに対してＫ％の密度とし、最高オクターブでは１００
％のパルス密度となるように設定し、パルス密度はＫ％
から１００％までオクターブによって変化するようにレ
ートマルチプライヤ５を制御するデータをコード変換回
路４で与えている。

この場合変化を直線的とすれば第２図のようになり、Ｋ
を５０％とすれば図示のように８段階に分割するとコー
ド変換回路の出力は４ビットとなる。

また第２図のように直線的な変化ではなくその他適当な
値を設定することは容易である。

このオクターブに対応したパルス密度をもつレートマル
チプライヤ５の出力エンベロープクロックはレートマル
チプライヤ７に与えられる。

このレートマルチプライヤ７に対してはアタック・サス
ティーン・レリーズ（ＡＳＲ） パルス密度指定回路６
の出力が与えられる。

ＡＳＲパルス密度指定回路６は鍵スイッチにおけるアタ
ック，サステイーン，レリーズ時のエンベロープクロッ
クのパルス密度を指定するものである。

ＡＳＲパルス密度指定回路６にはＳＷ１の出力とＮＡＮ
Ｄ１の出力が与えられる。

ＳＷ１出力はアタック、サステイン時に１ であり、Ｎ
ＡＮＤ１の出力はサスティーン時に ０ を出力する。

この出力の組合わせよりアタック、サスティーン、レリ
ーズ時のレートマルチプライヤ７の出力パルス密度を指
定する。

このレートマルチプライヤ７には４ビット入力されて・
・・・・・１５）を制御する。

アタック時は１００％を指定する。

いまアタック時にレートマルチプライヤ７はレートマル
チプライヤ５の出力と同じパルス密度のエンベロープク
ロックを出力し、ハルス密度関数器１０に与えられ、本
実施例ではＡｊ＋１＝Ａｊ／２の式で与えられる等比級
数のパルス密度を発生する回路を使用する。

この回路１０は８進のリングカウンタ９とレートマルチ
プライヤ８で構成されており、入カパルス数２５６に対
して出力パルス数を１２８〜１に制御する。

つまり入力パルス数２５６毎にリングカウンタを１進す
る方法で最初１ ００００００を指定し、パルス密度は
１２８／２５６×１００％となる次に１０００００を指
定しパルス密度はその１／２の６４／２５６×１００％
を指定するというように、入力パルス２５６個毎に出力
パルス数は１２８，６４，３２，・・・，■と変化する
。

またリングカウンタの代りに１ビツトだげ”１”を書込
むシフトレジスタとしてもよい。

このレートマルチプライヤ８の出力はエンペロープカウ
ンタ１１に与えられる。

エンベロープカウンタ１１はデジタルエンベロープ波形
を発生するためのカウンタであり、実施例ではアツプダ
ウンカウンタが使用される。

エンベロープカウンタ１１はＳＷ１の出力により”１”
のアツプカウンｎ＝８であり、ｋが８までいくと、すな
わちリングカウンタ９が０００００００１を指定する場
合エンベロープカウンタ１１は２５６カウントし、全て
”１”となりＮＡＮＤ１より”Ｏ２を出力する。

ＮＡＮＤ１の出力はＡＳＲパルス密度指定回路６に与え
られ、レートマルチプライヤ７の出力を禁止する。

これによりアタックは停止してサスティーンとなる。

こゝでＮＡＮＤ１は定常値を定めるものであり、適当な
定常値を設定すればよい。

鍵スイッチＳＷ１が開かれると、ＡＳＲパルス密度指定
回路６に”０”が入力されレリースの適当ルチプライヤ
７は入カパルス数１６に対してｎＲ個を出力する。

この出力はパルス密度関数発生器１０のレートマルチプ
ライヤ８に入力される。

いまＳＷ１の出力はワンショットマルチバイブレータ１
２に与えられており、ＯＲ１を通してリングカウンタ９
はリセットがかげられ、１０００００００の状態に戻る
。

さらにＳＷ１出力はエンベロープカウンタ１１のアンプ
ダウン指定に入力され、ダウンカウントを指定する。

パルス密度関数発生器１０は再びアタックと同様の動作
をし、レートマルチブライヤ７の出力パルス数２５６個
毎ニ１２８，６４，・・・，１と出力し、エンベロープ
カウンタ１１は２５５から０までダウンカウントする。

エンベロープカウンタ１１が０となった時ＮＯＲ１は”
１”を出力し、ワンショットマルチバイブレータ１３に
入力される。

ワンショットマルチバイブレータ１３の出力はレートマ
ルチプライヤ５，７，８とフリツプフロツプ（ＦＦ１）
とリングカウンタ９をリセットし、ＦＦ１の出力Ｑは”
０”となり、ＡＮＤ１よりエンベロープクロックを禁止
する。

上記エンベロープカウンタ１１の出力をＤ／Ａ変換器１
４によりアナログ変換した時の波形を第３図ａに示す。

なおアタック中に鍵が離された場合においても、リング
カウンタ９はリセットがかかースが始まりＮＯＲ１の出
力によりエンベロープ動作はレリースが終了すると停止
する。

またレリース中に鍵が再び押された場合においても立上
り、立下りのワンショットマルチバイブレータにより係
のパルス密度から再びアタックが始まりＮＡＮＤ１の出
力によりエンベロープ動作は定常値まで到達するとサス
ティーンとなる。

本実施例のパルス密度関数発生器では等比級数Ａｊ＋１
＝Ａｊ／２なるデルタＰＣＭのエンベロープデータをパ
ルス密度乗算器によりＰＮＭ（パルス数変調）データに
変換しパルス密度を発生させた。

しかし他の実施例として第４図に示すように、Ａ３＋１
＝Ａ３＋Ｂなる式で表わされる等差級数のデルタＰＣＭ
のエンベロープデータをＰＮＭデータに変換しパルス密
度を発生させることも容易であり、エンベロープ波形は
等差級数の和として出力される。

すなわち、同図で破線のパルス密度関数器１０内に示す
ように、前述のリングカウンタの代りに加算器２１とラ
ッチ回路２２をループに接続し、Ａｉを加算器２１に入
れてＢを加えてラッチ回路２２よりＡｊ＋１＝Ａｊ＋Ｂ
なるパルス密度を発生させたものである。

その他各種の関数が用いられる。

本実施例においては、第３図ａに示されるように、階段
波形で示されるＰＣＭ波形に対し、本発明ではそれを直
線近似した波形となり、第３図ｂに示すように量子化ノ
イズは同図ｂ■のＰＣＭ波形の量子化ノイズに対し、本
発明では同図ｂ■の１ステップの量子化ノイズであり低
ノイズとすることができる。

以上説明したように、本発明によれば楽音信号の周波数
に対応した速度を持つエンベロープ波形を形成するため
のエンベロープクロックをパルス密度変換することによ
り得ることができ、自然なエンベロープ波形やさらには
別の効果を出すことが可能となる。

また記憶素子を用いることなく関数計算によりエンベロ
ープデータを得ることから集積化に適している。

この場合ＰＣＭ波形データをレートマルチプライヤに与
えてＰＮＭ（パルス数変調）波形データとすることによ
り、従来のＰＣＭエンベロープ波形を直線近似すること
ができ、デジタルの欠点とされる量子化ノイズを最低レ
ベルの１ステップだけのノイズに減少することができる
ものである。

【図面の簡単な説明】

第１図は本発明の実施例の構成を示す説明図、第２図お
よび第３図は第１図の実施例の要部の特性説明図、第４
図は本発明の他の実施例の構成を示す説明図であり、図
中、１はエンベロープクロック発生器、２はキースイッ
チＯＲ回路、３は工ンコーダ、４はコード変換、５はレ
ートマルチプライヤ、６はアタック・サスティーン・レ
リースバルス密度指定回路、７，８はレートマルチプラ
イヤ、９はリングカウンタ、１０．１０’はパルス密度
関数発生器、１１はエンベロープカウンタ、１２．１３
はフンショットマルチバイブレータ、１４はＤ／Ａ変換
器、２１は加算器、２２はラッチ回路を示す。

Claims (1)

1. 【特許請求の範囲】 １ エンベロープクロックを楽音周波数に対応したパル
   ス密度を有するクロック周波数に変換することによりエ
   ンベロープの速度を楽音周波数に応じて変化する回路、
   該回路の出力クロツクを鍵スイッチのアタック・サステ
   ィーン・レリーズに対応したパルス密度をもつクロツク
   周波数に変換し前記エンベロープの速度を制御する回路
   、該回路の出力クロツクの一定パルス数毎に出力を変化
   する関数発生器と該関数発生器の出力によりクロックの
   パルス密度を制御するパルス密度乗算器より成るパルス
   密度関数発生器、および該パルス密度関数発生器の出力
   パルスをカウントしパルス密度関数の累積和をエンベロ
   ープ波形として出力するエンベロープカウンタを具備し
   たことを特徴とする電子楽器のエンベロープ波形発生装
   置。 ２ 前記関数発生器よりデルタＰＣＭのエンベロープデ
   ータを出力し、前記パルス密度乗算器で該デルタＰＣＭ
   のエンベロープデータをＰＮＭデータに変換することを
   特徴とする特許請求の範囲第１項記載の電子楽器のエン
   ベロープ波形発生装置。