JPS58182A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS58182A JPS58182A JP56098602A JP9860281A JPS58182A JP S58182 A JPS58182 A JP S58182A JP 56098602 A JP56098602 A JP 56098602A JP 9860281 A JP9860281 A JP 9860281A JP S58182 A JPS58182 A JP S58182A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- film
- groove
- region
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はＭＯ８型半導体装置に関する。従来ＭＯＳ型半
導体装置は基板の選択酸化により素子間分離領域を形成
して構成されているのが通例であった。しかるに基板の
選択酸化により半導体装置を構成する場合には、半導体
装置の小型に対する制限・半導体装置表面０段差・半導
体装置の結晶欠陥が生じる等Ｏ欠点があった０本発明は
かかる従来技術の欠点をな（するために、素子間分離領
域には多結晶半導体領域と絶縁膜領域が２重に埋め込ま
れてなることを特徴としている。本発明の目的とすると
ころは、半導体表面の一層の平担化、結晶欠陥の減少・
寄生容量の制御・一層の小皺化のなされたＭｏｌ半導体
を提供することにある以下実施例を用いて詳細に説明す
る。
導体装置は基板の選択酸化により素子間分離領域を形成
して構成されているのが通例であった。しかるに基板の
選択酸化により半導体装置を構成する場合には、半導体
装置の小型に対する制限・半導体装置表面０段差・半導
体装置の結晶欠陥が生じる等Ｏ欠点があった０本発明は
かかる従来技術の欠点をな（するために、素子間分離領
域には多結晶半導体領域と絶縁膜領域が２重に埋め込ま
れてなることを特徴としている。本発明の目的とすると
ころは、半導体表面の一層の平担化、結晶欠陥の減少・
寄生容量の制御・一層の小皺化のなされたＭｏｌ半導体
を提供することにある以下実施例を用いて詳細に説明す
る。
第１図は従来技術を、ＭＯ１！！導体装置の最も簡単な
構造である素子間分離領域を例に、その断面間、を示し
たもので、窒化シリコン［１をマスクに熱酸化により酸
化シシ＝ン膜２が形成されたものである。３の領域は素
子間分離フィールドイオン注入領域である。この場合酸
化膜は窒化シリコン膜下に入り込むこと、素子間分離フ
ィールドイオン注入の横方向への拡がりが大きいことが
半導体装置の小型化を防げている。ｔ−た基板を厚く熱
酸化することにより結晶欠陥・半導体表面の段差が生じ
る。＃！２図は本発明による実施例としてシリコン基板
の素子間分離領域に多結晶シリコン層と酸化シリコン絶
縁膜層を２重に埋め込んだ場合の素子量分ｌＩｉ！フィ
ールドの断面図（−）とその製造工程順図（α）〜（−
）を示すものである。（ａ）では襲またはＰａｌシリコ
ン基板１を部分的に異方エツチングあるいはイオンエツ
チングして溝を形成している。（ｂ）ではＯＶＤ法によ
り多結晶シリコンＳを被着し、素子間分離フィールドイ
オン注入を行なう、シリコン基板表面は窒化シリコンが
マスクになる（Ｃ）ではＯＶＤ法により全面に酸化膜４
を形成している。５の領域は素子間分離フィールドイオ
ンがシリコン基板に拡散した濃いル型またはＰｉｍｌ拡
散領域である。シリコン基板に釦ける拡散係数は多結晶
シリプンにおける拡散係数よりも小さく、多結晶シリコ
ンの深さ方向における拡散が速いため領域５の高濃度襲
またはＰ：ｌＩＬ拡散シリコンの横方向の拡がりは小さ
く制御できる。（ｄ）ではスピンコーディングにより全
面にＲＭＡＨレジストを形成している。（−）では反応
性イオンエツチングにより、エツチング速度の岬しい１
重ムにレジストとｏｖｎｌｌ化膜を同時に除去し、クリ
コン基板凹部だけにσＶＤ酸化膜を残す０次に表面の多
結晶シリコン層・窒化シリコン層を除去して、シリコン
基板の素子分離領域には多結晶シリコン層とｏｖＤ酸化
膜層が２重に埋め込まれて成るＭＯａｌｌ半導体装置を
得る。
構造である素子間分離領域を例に、その断面間、を示し
たもので、窒化シリコン［１をマスクに熱酸化により酸
化シシ＝ン膜２が形成されたものである。３の領域は素
子間分離フィールドイオン注入領域である。この場合酸
化膜は窒化シリコン膜下に入り込むこと、素子間分離フ
ィールドイオン注入の横方向への拡がりが大きいことが
半導体装置の小型化を防げている。ｔ−た基板を厚く熱
酸化することにより結晶欠陥・半導体表面の段差が生じ
る。＃！２図は本発明による実施例としてシリコン基板
の素子間分離領域に多結晶シリコン層と酸化シリコン絶
縁膜層を２重に埋め込んだ場合の素子量分ｌＩｉ！フィ
ールドの断面図（−）とその製造工程順図（α）〜（−
）を示すものである。（ａ）では襲またはＰａｌシリコ
ン基板１を部分的に異方エツチングあるいはイオンエツ
チングして溝を形成している。（ｂ）ではＯＶＤ法によ
り多結晶シリコンＳを被着し、素子間分離フィールドイ
オン注入を行なう、シリコン基板表面は窒化シリコンが
マスクになる（Ｃ）ではＯＶＤ法により全面に酸化膜４
を形成している。５の領域は素子間分離フィールドイオ
ンがシリコン基板に拡散した濃いル型またはＰｉｍｌ拡
散領域である。シリコン基板に釦ける拡散係数は多結晶
シリプンにおける拡散係数よりも小さく、多結晶シリコ
ンの深さ方向における拡散が速いため領域５の高濃度襲
またはＰ：ｌＩＬ拡散シリコンの横方向の拡がりは小さ
く制御できる。（ｄ）ではスピンコーディングにより全
面にＲＭＡＨレジストを形成している。（−）では反応
性イオンエツチングにより、エツチング速度の岬しい１
重ムにレジストとｏｖｎｌｌ化膜を同時に除去し、クリ
コン基板凹部だけにσＶＤ酸化膜を残す０次に表面の多
結晶シリコン層・窒化シリコン層を除去して、シリコン
基板の素子分離領域には多結晶シリコン層とｏｖＤ酸化
膜層が２重に埋め込まれて成るＭＯａｌｌ半導体装置を
得る。
（−）は本発明によるＭｏｌ型半導体装置の素子間分離
フィールド０ＩＦｒ面図である。本発明によれば素子分
離フィールドイオン注入の横拡がりを小さく制御でき、
バターニング精度はイオンエツチングの精度で決まるた
めＭｏｌ型半導体装置を一層小型化できる。寄生容量の
大きさはＯＶＤ酸化膜厚で制御できる。また、素子間分
離領域には多結晶シリコンとｏｗｎＢ化シリコンを２重
に厘め込むことにより半導体基板表面の段差・結晶欠陥
を生じない半導体装置を与える。
フィールド０ＩＦｒ面図である。本発明によれば素子分
離フィールドイオン注入の横拡がりを小さく制御でき、
バターニング精度はイオンエツチングの精度で決まるた
めＭｏｌ型半導体装置を一層小型化できる。寄生容量の
大きさはＯＶＤ酸化膜厚で制御できる。また、素子間分
離領域には多結晶シリコンとｏｗｎＢ化シリコンを２重
に厘め込むことにより半導体基板表面の段差・結晶欠陥
を生じない半導体装置を与える。
＃！１図・・・従来Ｏ素子分ｌｌフィールドの断面図１
・・・・−窒化シリ１ン膜 ２・・・・・・酸化シリコン属 ３・・・・−・素子分離イオン注入領域４・・・・・・
半導体基板 第２図（ａ）〜（＃）・一本発明によるＭＯｇ半導体装
置の素子間分離フィールド断面図とそＯ製造工程順図。 １・・・・・・シリコン基板 ２・・・・・・窒化シリコン膜 ３・・・・・・多結晶ぎりシリプン ４・・・・・・素子間分離フィールドイオン注入５・・
・・−ＯＶ Ｄ酸化シリコン膜 ６・・・・・・拡散されたシリコン基板７・・・−ＩＩ
Ｍ Ａ Ｍレジスト 以 上 出願人 株式条社詠訪精工舎 代理人 弁理士 最上 務 第１図 １！： −’ ”ｊへ 浮 へ ヘ １ υ
・・・・−窒化シリ１ン膜 ２・・・・・・酸化シリコン属 ３・・・・−・素子分離イオン注入領域４・・・・・・
半導体基板 第２図（ａ）〜（＃）・一本発明によるＭＯｇ半導体装
置の素子間分離フィールド断面図とそＯ製造工程順図。 １・・・・・・シリコン基板 ２・・・・・・窒化シリコン膜 ３・・・・・・多結晶ぎりシリプン ４・・・・・・素子間分離フィールドイオン注入５・・
・・−ＯＶ Ｄ酸化シリコン膜 ６・・・・・・拡散されたシリコン基板７・・・−ＩＩ
Ｍ Ａ Ｍレジスト 以 上 出願人 株式条社詠訪精工舎 代理人 弁理士 最上 務 第１図 １！： −’ ”ｊへ 浮 へ ヘ １ υ
Claims (2)
- （１） 単結晶半導体基板には多結晶半導体領域と絶
縁膜領域が２重に埋め込まれて成る事を特徴とするＭＯ
Ｂ製半導体装置。 - （２） 単結晶半導体基板の素子間分離領域には多結
晶半導体領域と絶縁膜領域が２重に置め込まれて成るこ
とを特徴とする特許請求の範囲第１項記載のＭＯ８Ｉ！
半導体装置。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56098602A JPS58182A (ja) | 1981-06-25 | 1981-06-25 | 半導体装置 |
| GB08217904A GB2104722B (en) | 1981-06-25 | 1982-06-21 | Mos semiconductor device and method of manufacturing the same |
| US06/391,790 US4800417A (en) | 1981-06-25 | 1982-06-24 | Improved semiconductor device having a polycrystalline isolation region |
| DE19823223842 DE3223842A1 (de) | 1981-06-25 | 1982-06-25 | Halbleiteranordnung |
| NLAANVRAGE8202594,A NL190254C (nl) | 1981-06-25 | 1982-06-25 | Halfgeleiderinrichting met geisoleerd gebied en werkwijze voor het vervaardigen daarvan. |
| HK740/86A HK74086A (en) | 1981-06-25 | 1986-10-02 | Method of forming an isolation region of a mos semiconductor device |
| US07/256,948 US4833098A (en) | 1981-06-25 | 1988-10-13 | Polycrystalline semiconductor deposition in groove for device insolation |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56098602A JPS58182A (ja) | 1981-06-25 | 1981-06-25 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58182A true JPS58182A (ja) | 1983-01-05 |
Family
ID=14224154
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56098602A Pending JPS58182A (ja) | 1981-06-25 | 1981-06-25 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58182A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS624324A (ja) * | 1985-07-01 | 1987-01-10 | Hitachi Ltd | 処理装置 |
| US4950870A (en) * | 1987-11-21 | 1990-08-21 | Tel Sagami Limited | Heat-treating apparatus |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5432984A (en) * | 1977-08-19 | 1979-03-10 | Hitachi Ltd | Integrated circuit device |
-
1981
- 1981-06-25 JP JP56098602A patent/JPS58182A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5432984A (en) * | 1977-08-19 | 1979-03-10 | Hitachi Ltd | Integrated circuit device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS624324A (ja) * | 1985-07-01 | 1987-01-10 | Hitachi Ltd | 処理装置 |
| US4950870A (en) * | 1987-11-21 | 1990-08-21 | Tel Sagami Limited | Heat-treating apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02102557A (ja) | 半導体装置の製造方法 | |
| JPS61137338A (ja) | 半導体集積回路装置の製造方法 | |
| JPS61214446A (ja) | 半導体装置の製造方法 | |
| JPS6355780B2 (ja) | ||
| JPH06232247A (ja) | 絶縁層上に隔離された半導体層を製造する方法 | |
| JPH0621210A (ja) | 半導体装置の製造方法 | |
| JPS58182A (ja) | 半導体装置 | |
| JPS59232437A (ja) | 半導体装置の製造方法 | |
| JPH04280451A (ja) | 半導体素子分離領域の製造方法 | |
| JPS61228650A (ja) | 半導体装置の製造方法 | |
| JPH0864810A (ja) | 縦型ｍｏｓ ｆｅｔの製造方法 | |
| JPS58200554A (ja) | 半導体装置の製造方法 | |
| JPS63188952A (ja) | 半導体装置の製造方法 | |
| JPH01286436A (ja) | 半導体装置の製造方法 | |
| JPS58190040A (ja) | 半導体装置の製造方法 | |
| JPS60189235A (ja) | 半導体装置の製造方法 | |
| KR940009355B1 (ko) | 반도체 장치 및 그의 제조방법 | |
| JPS60137037A (ja) | 半導体装置の製造方法 | |
| JPS61225851A (ja) | 半導体装置及びその製造方法 | |
| JPH02267963A (ja) | 半導体記憶装置の製造方法 | |
| JPS61229339A (ja) | 半導体装置 | |
| JPS62298157A (ja) | 半導体装置の製造方法 | |
| JPS63186423A (ja) | 半導体装置の製造方法 | |
| KR100401529B1 (ko) | 반도체소자의필드산화막형성방법 | |
| JPS62165356A (ja) | 相補型絶縁ゲ−ト電界効果トランジスタおよびその製造方法 |