JPS58186208A - 自動利得制御増幅器 - Google Patents
自動利得制御増幅器Info
- Publication number
- JPS58186208A JPS58186208A JP6892782A JP6892782A JPS58186208A JP S58186208 A JPS58186208 A JP S58186208A JP 6892782 A JP6892782 A JP 6892782A JP 6892782 A JP6892782 A JP 6892782A JP S58186208 A JPS58186208 A JP S58186208A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current source
- emitter
- transistors
- variable current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid-state elements
- H03G1/0023—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid-state elements in emitter-coupled or cascode amplifiers
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明はラジオ受信機、テレビジョン受像機などに用い
られる自動利得制御増幅器に係り、特に差動対トランジ
スタを用いた増幅器に関する。
られる自動利得制御増幅器に係り、特に差動対トランジ
スタを用いた増幅器に関する。
一般に、自動利得制御増幅器（以下ＡＧＣ増幅器と略称
する）は各種の回路形式のものが知られているが、集積
回路化に際しては差動対トランジスタを使用するものが
多い、このような差動対トランジスタを用いた従来のム
ＧＣ増幅器は、帰還入力（ムＧＣバイアス電圧）が変化
すると、差動対トランジスタそれぞれの直流電流および
これらの電流比が変化してしまうので、ムＧＣバイアス
変化に対して所望のＡＧＣ増幅動作を保証するように設
計することが難しかった。
する）は各種の回路形式のものが知られているが、集積
回路化に際しては差動対トランジスタを使用するものが
多い、このような差動対トランジスタを用いた従来のム
ＧＣ増幅器は、帰還入力（ムＧＣバイアス電圧）が変化
すると、差動対トランジスタそれぞれの直流電流および
これらの電流比が変化してしまうので、ムＧＣバイアス
変化に対して所望のＡＧＣ増幅動作を保証するように設
計することが難しかった。
本発明は上記の事情に鑑みてなされたもので、ＡＧＣバ
イアスの変化に対して差動対トランジスタそれぞれの直
流電流を一定に保つことができ、所望のＡＧＣ増幅動作
が安定に行なわれる自動利得制御増幅器を提供するもの
である。
イアスの変化に対して差動対トランジスタそれぞれの直
流電流を一定に保つことができ、所望のＡＧＣ増幅動作
が安定に行なわれる自動利得制御増幅器を提供するもの
である。
すなわち、本発明のＡＧＣ増幅器は、それぞれのコレク
タに負荷抵抗が接続される信号増幅用の差動対トランジ
スタの各ベースに同じ直流バイアスを印加し、この差動
対トランジスタの各エミッタに第１、第２の可変電流源
用トランジスタの各コレクタ側を接続し、この第１、第
２の可変電流源用トランジスタとエミッタ側が共通接続
される第３の可変電流源用トランジスタを設け、前記差
動対トランジスタの各工゛、ミッタと上記第３の可変電
流源用トランジスタのコレクタとの間にそれぞれ可変抵
抗用のダイオードを接続し、前記第１乃至第３の可変電
流源用トランジスタのエミッタ側共通接続点に定電流源
回路を接続し、前記第３の可変電流源用トランジスタの
ベースと第１、第２の可変電流源用トランジスタのベー
スとの間にムＧＣバイアス電圧に応じた電圧差を与える
ようにしたものである。
タに負荷抵抗が接続される信号増幅用の差動対トランジ
スタの各ベースに同じ直流バイアスを印加し、この差動
対トランジスタの各エミッタに第１、第２の可変電流源
用トランジスタの各コレクタ側を接続し、この第１、第
２の可変電流源用トランジスタとエミッタ側が共通接続
される第３の可変電流源用トランジスタを設け、前記差
動対トランジスタの各工゛、ミッタと上記第３の可変電
流源用トランジスタのコレクタとの間にそれぞれ可変抵
抗用のダイオードを接続し、前記第１乃至第３の可変電
流源用トランジスタのエミッタ側共通接続点に定電流源
回路を接続し、前記第３の可変電流源用トランジスタの
ベースと第１、第２の可変電流源用トランジスタのベー
スとの間にムＧＣバイアス電圧に応じた電圧差を与える
ようにしたものである。
したがって、第１乃至第３の可変電流源用トランジスタ
の全電流は定電流源回路の一定電流であるので、差動対
トランジスタそれぞれの直流電流は等しくかつ一定に保
たれる。そして、前記第３の可変電流源用トランジスタ
に流れる電流により可変制御されるダイオードの抵抗の
大きさに応じて増幅器の利得が制御される。
の全電流は定電流源回路の一定電流であるので、差動対
トランジスタそれぞれの直流電流は等しくかつ一定に保
たれる。そして、前記第３の可変電流源用トランジスタ
に流れる電流により可変制御されるダイオードの抵抗の
大きさに応じて増幅器の利得が制御される。
以下、図面を参照して本発明の一実施例を詳細に説明す
る。第１図において、１１は電源Ｖｃｃが供給される電
源端子、１２は接地端子、１３は入力信号が与えられる
入力端子、１４は帰還入力電圧（ＡＧＣバイアス電圧）
が印加されるバイアス端子、１５は増幅出力が導かれる
出力端子である。１１はバイアス回路であって、これは
電源端子１１と接地端子１２との関８二直列接続された
抵抗ＲＩ ｅ Ｒ＊ ＋ Ｒ３、ダイオードＩ）、、Ｄ
２および抵抗Ｒ４と、同じく上記端子１１．１２間に直
列接続されたＮＰＮ形のトランジスタＱ、、Ｑ、、Ｑｓ
および抵抗Ｒ３と力）ら成り、） ラフ ｉ：／
、ＸりＱ、のベースし家抵抗Ｒ３，Ｒ１の接続点に接続
され、トランジスタＱ鵞のベースは抵抗Ｒ１＋Ｒ３の接
続点に接続され、トランジスタＱｓのベースは抵抗Ｒ３
およびダイオードＤ、の接続点に接続されている。
る。第１図において、１１は電源Ｖｃｃが供給される電
源端子、１２は接地端子、１３は入力信号が与えられる
入力端子、１４は帰還入力電圧（ＡＧＣバイアス電圧）
が印加されるバイアス端子、１５は増幅出力が導かれる
出力端子である。１１はバイアス回路であって、これは
電源端子１１と接地端子１２との関８二直列接続された
抵抗ＲＩ ｅ Ｒ＊ ＋ Ｒ３、ダイオードＩ）、、Ｄ
２および抵抗Ｒ４と、同じく上記端子１１．１２間に直
列接続されたＮＰＮ形のトランジスタＱ、、Ｑ、、Ｑｓ
および抵抗Ｒ３と力）ら成り、） ラフ ｉ：／
、ＸりＱ、のベースし家抵抗Ｒ３，Ｒ１の接続点に接続
され、トランジスタＱ鵞のベースは抵抗Ｒ１＋Ｒ３の接
続点に接続され、トランジスタＱｓのベースは抵抗Ｒ３
およびダイオードＤ、の接続点に接続されている。
一方、Ｑ、およびＱｓは差動対をなすＮＰＮ形の信号増
幅用トランジスタであ１）、それぞれのコレクタは対応
してそれぞれ抵抗値力を等しし）負荷抵抗Ｒ，，Ｒ７を
介して電源端子１１１ユ接続され、それぞれのエミッタ
間には抵抗Ｒ８力を接続され、またそれぞれのエミッタ
は対応し〕てそ・それ特性が等しいダイオードＤｍ＋Ｄ
＋の一、カッドに接続されている。そして、上記トラン
シタＱｓのベースは前記入力端子１３Ｉ＝接続さ、また
Ｌ記トランジスタＱ４．Ｑｓの各ベースは対応してそれ
ぞれ抵抗値が等しい抵抗Ｒ９゜Ｒ３゜を介して前言己バ
イアス回路１６のトランジスタＱ＋のエミッタに接続さ
れている。
幅用トランジスタであ１）、それぞれのコレクタは対応
してそれぞれ抵抗値力を等しし）負荷抵抗Ｒ，，Ｒ７を
介して電源端子１１１ユ接続され、それぞれのエミッタ
間には抵抗Ｒ８力を接続され、またそれぞれのエミッタ
は対応し〕てそ・それ特性が等しいダイオードＤｍ＋Ｄ
＋の一、カッドに接続されている。そして、上記トラン
シタＱｓのベースは前記入力端子１３Ｉ＝接続さ、また
Ｌ記トランジスタＱ４．Ｑｓの各ベースは対応してそれ
ぞれ抵抗値が等しい抵抗Ｒ９゜Ｒ３゜を介して前言己バ
イアス回路１６のトランジスタＱ＋のエミッタに接続さ
れている。
また、Ｑ・＋ Ｑｔ ｒ Ｑｓ はそれぞれＮＰＮ形
の可変電流源用トランジスタであり、それぞれのコレク
タは対応して前記ダイオードＤ、、Ｄ番のカソード接続
点、トランジスタＱ４のエミッタトランジスタＱＩのエ
ミッタに接続され、それぞれのエミッタは共通接続され
たのちＮＰＮ形の定電流源用トランジスタＱ、および抵
抗Ｒ１１を直列に介して接地されている。そして、上記
トランジスＱ６のベースは前記バイアス端子１４に接続
され、前記トランジスタ９丁ｔＱａの各ベー、スはバイ
アス回路１６のトランジスタＱ、のエミッタに接続され
、前記トランジスタＱ・のベースはバイアス回路１６の
トランジスタＱｓのエミッタに接続されている。
の可変電流源用トランジスタであり、それぞれのコレク
タは対応して前記ダイオードＤ、、Ｄ番のカソード接続
点、トランジスタＱ４のエミッタトランジスタＱＩのエ
ミッタに接続され、それぞれのエミッタは共通接続され
たのちＮＰＮ形の定電流源用トランジスタＱ、および抵
抗Ｒ１１を直列に介して接地されている。そして、上記
トランジスＱ６のベースは前記バイアス端子１４に接続
され、前記トランジスタ９丁ｔＱａの各ベー、スはバイ
アス回路１６のトランジスタＱ、のエミッタに接続され
、前記トランジスタＱ・のベースはバイアス回路１６の
トランジスタＱｓのエミッタに接続されている。
次に、上記構成における動作を説明する。バイアス端子
１４に印加されるＡＧＣバイアス電圧およびバイアス回
路１６のトランジスタＱ！のエミッタ電圧により可変電
流源用のトランジスタＱ６およびトランジスタＱｔ、Ｑ
ａの電流が定まるが、これらの全電流は定電流源用トラ
ンジスタＱ、により一定に保たれる。換言すれば、ＡＧ
Ｃバイアス電圧の変化に応じてトランジスタＱ６とトラ
ンジスタＱマ、Ｑ、とのベース電圧の差が変化し、トラ
ンジスタＱ６とトランジスタＱ７．Ｑａとの電流比が変
化する。したがって、バイアス回路１６から同じバイア
ス電圧がベースに与えられている差動対トランジスタＱ
◆。
１４に印加されるＡＧＣバイアス電圧およびバイアス回
路１６のトランジスタＱ！のエミッタ電圧により可変電
流源用のトランジスタＱ６およびトランジスタＱｔ、Ｑ
ａの電流が定まるが、これらの全電流は定電流源用トラ
ンジスタＱ、により一定に保たれる。換言すれば、ＡＧ
Ｃバイアス電圧の変化に応じてトランジスタＱ６とトラ
ンジスタＱマ、Ｑ、とのベース電圧の差が変化し、トラ
ンジスタＱ６とトランジスタＱ７．Ｑａとの電流比が変
化する。したがって、バイアス回路１６から同じバイア
ス電圧がベースに与えられている差動対トランジスタＱ
◆。
Ｑ、の直流動作に着目すれば、一方のトランジスタＱ４
からトランジスタＱ、に流れる電流およびダイオードＤ
、を経てトランジスタＱ・に流れ込む電流の和と、差動
対トランジスタの他方のトランジスタＱｅからトランジ
スタＱ、に流れる電流およびダイオードＤ４を通じて゛
、トランジスタＱａに流れ込む電流の和とは互い一！二
等しく、それぞれ一定（定電流源用トランジスタＱ、の
定電流の’／２ ）である。
からトランジスタＱ、に流れる電流およびダイオードＤ
、を経てトランジスタＱ・に流れ込む電流の和と、差動
対トランジスタの他方のトランジスタＱｅからトランジ
スタＱ、に流れる電流およびダイオードＤ４を通じて゛
、トランジスタＱａに流れ込む電流の和とは互い一！二
等しく、それぞれ一定（定電流源用トランジスタＱ、の
定電流の’／２ ）である。
これに対して、差動対トランジスタＱ４ＩＱｌの交流動
作に着目すれば、それぞれのエミッタに接続されたダイ
オードＤ、、Ｄ４の抵抗がトランジスタＱ６の電源に応
じて、つまりＡＧＣバイアス電圧に応じて変化し、差動
対トランジスタＱ４．Ｑｌのエミッタ側抵抗分（抵抗Ｒ
８およびダイオードＤＡ＋Ｄ４）とコレクタ側抵抗（負
萄抵抗Ｒ＠＋ Ｒ？ ）との比率がＡＧＯバイアス電圧
に応じて変化するので、入力信号はＡＧＣバイアス電圧
に応じた増幅度で増幅される。
作に着目すれば、それぞれのエミッタに接続されたダイ
オードＤ、、Ｄ４の抵抗がトランジスタＱ６の電源に応
じて、つまりＡＧＣバイアス電圧に応じて変化し、差動
対トランジスタＱ４．Ｑｌのエミッタ側抵抗分（抵抗Ｒ
８およびダイオードＤＡ＋Ｄ４）とコレクタ側抵抗（負
萄抵抗Ｒ＠＋ Ｒ？ ）との比率がＡＧＯバイアス電圧
に応じて変化するので、入力信号はＡＧＣバイアス電圧
に応じた増幅度で増幅される。
すなわち、上記ＡＧＣ増幅器によれば、ＡＧＣバイアス
電圧の変化に対して、差動対トランジスタＱ４．Ｑｌそ
れぞれの直流電流が一定に保たれたままＡＧＯバイアス
電圧に応じた増幅度で所望のＡＧＯ増幅動作が安定に行
なわれる。
電圧の変化に対して、差動対トランジスタＱ４．Ｑｌそ
れぞれの直流電流が一定に保たれたままＡＧＯバイアス
電圧に応じた増幅度で所望のＡＧＯ増幅動作が安定に行
なわれる。
なお、本発明は上記実施例に隔られるものではなく、ト
ランジスタＱ・のベース電圧を固定し、トランジスタＱ
？、ＱｌのベースなＡＧＣバイアスにより可変するよう
にしても上記と同様な動作を行なわせることができ、ま
たトランジスタＱ・のベース電圧とトランジスタＱｔ＝
Ｑａのベースのペース電圧とをそれぞれ、Ａ Ｇ Ｃ
バイアス電圧に応じて互いに逆方向へ可変するようにし
てもよい。
ランジスタＱ・のベース電圧を固定し、トランジスタＱ
？、ＱｌのベースなＡＧＣバイアスにより可変するよう
にしても上記と同様な動作を行なわせることができ、ま
たトランジスタＱ・のベース電圧とトランジスタＱｔ＝
Ｑａのベースのペース電圧とをそれぞれ、Ａ Ｇ Ｃ
バイアス電圧に応じて互いに逆方向へ可変するようにし
てもよい。
また、上記実施例は、−人力−出力形式の回路を示した
が、差動入力差動出力形式の回路に変更してもよい。ま
た、抵抗Ｒ，を２分割し、その中点をダイオードＤ、、
Ｄ、のカソード共通接続点に接続してもよい。
が、差動入力差動出力形式の回路に変更してもよい。ま
た、抵抗Ｒ，を２分割し、その中点をダイオードＤ、、
Ｄ、のカソード共通接続点に接続してもよい。
さらに、トランジスタＱ、〜Ｑ、それぞれのベース・エ
ミッタ間電圧にばらつきがあると、トランジスタＱ、〜
Ｑｓのベース電圧相互間にオフセットが生じて差動対ト
ランジスタＱ４１Ｑｓの電流比が変化するので、このオ
フセットを防止するために＄２図に示すようにトランジ
スタＱ・〜Ｑ８それぞれのエミッタに抵抗”１＊＊”１
ＳｓＲ１４を挿入し、この抵抗ＲＩｆ”１４の各−一を
定電流源用トランジスタＱ−に共通接続す−１ようにし
てもよい。このようにして、抵抗Ｒ４〜Ｒ１４の電圧降
ドがトランジスタＱ６〜Ｑ−のベース・エミッタ間電圧
に比べて大きくなるようにしておけば、ベース・エミッ
タ間電圧のばらつきが見掛は上小さくなり、オフセット
が殆んど生じない。また、上記抵抗Ｒ１３＋Ｒ１４に代
えて１８３図に示すようにダイオードＤ、Ｄ、を用いて
もよい。
ミッタ間電圧にばらつきがあると、トランジスタＱ、〜
Ｑｓのベース電圧相互間にオフセットが生じて差動対ト
ランジスタＱ４１Ｑｓの電流比が変化するので、このオ
フセットを防止するために＄２図に示すようにトランジ
スタＱ・〜Ｑ８それぞれのエミッタに抵抗”１＊＊”１
ＳｓＲ１４を挿入し、この抵抗ＲＩｆ”１４の各−一を
定電流源用トランジスタＱ−に共通接続す−１ようにし
てもよい。このようにして、抵抗Ｒ４〜Ｒ１４の電圧降
ドがトランジスタＱ６〜Ｑ−のベース・エミッタ間電圧
に比べて大きくなるようにしておけば、ベース・エミッ
タ間電圧のばらつきが見掛は上小さくなり、オフセット
が殆んど生じない。また、上記抵抗Ｒ１３＋Ｒ１４に代
えて１８３図に示すようにダイオードＤ、Ｄ、を用いて
もよい。
なお、第２図、第３図中、１１４１図と同一部分は同一
符号を付してその説明を省略する。
符号を付してその説明を省略する。
〔発明の効果）
丘述したように本発明のＡＧＣ増暢器によれば、ＡＧＣ
バイアスの変化に対して差動対トランジスタそれぞれの
直流電流を一定に保つことができ、所望のＡＧＣ増幅動
作を安定化することができる。
バイアスの変化に対して差動対トランジスタそれぞれの
直流電流を一定に保つことができ、所望のＡＧＣ増幅動
作を安定化することができる。
第１図は本発明に係る自動利得制御増幅器の一実施例を
示す回路図、第２図および第３図はそれぞれ本発明の他
の実施例を示す回路図である。 Ｑ４．Ｑｌ・・・差動対トランジスタ Ｑ、〜Ｑ、・・・可変電流源用トランジスタＱ９・・・
定電流源用トランジスタ ＤＩ＋Ｄ４・・・ダイオード Ｒ６，Ｒ７・・・負荷抵抗 出願人代理人 弁理士 鈴 江 武 彦第１１１ １６ 第２因 第３図
示す回路図、第２図および第３図はそれぞれ本発明の他
の実施例を示す回路図である。 Ｑ４．Ｑｌ・・・差動対トランジスタ Ｑ、〜Ｑ、・・・可変電流源用トランジスタＱ９・・・
定電流源用トランジスタ ＤＩ＋Ｄ４・・・ダイオード Ｒ６，Ｒ７・・・負荷抵抗 出願人代理人 弁理士 鈴 江 武 彦第１１１ １６ 第２因 第３図
Claims (1)
- 【特許請求の範囲】 それぞれのベースに同じ直流バイアスが印加される信号
増幅用の差動対トランジスタと、この差動対トランジス
タの各コレクタに接続される負荷抵抗と、１記差動対ト
ランジスタの各エミッタにアノード側が接続されそれぞ
れのカソード側が一括接続されるダイオードと、このダ
イオードの一括接続点にコレクタ側が接続される可変電
流源用トランジスタＱ、と、前記差動対トランジスタの
各エミッタに対応してコレクタ側が接続されそれぞれの
エミッタ側が前記トランジスタＱ＠のエミッタ側と共通
接続される可変電流源用トランジスタＱ、およびＱ、ソ
と、これらの可変電流源用トランジスタＱ・、−Ｑマ。 Ｑ、のエミッタ側共通接続点に接続される定電流源回路
とを具備し、前記可変電流源用トランジスタＱ６のペー
スと可変電流源用トランジスタＱ、およびＱ、との間に
ムＧＣバイアス電圧に応じた電圧差を与えてなることを
特徴とする自動利得制御増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6892782A JPS58186208A (ja) | 1982-04-24 | 1982-04-24 | 自動利得制御増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6892782A JPS58186208A (ja) | 1982-04-24 | 1982-04-24 | 自動利得制御増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58186208A true JPS58186208A (ja) | 1983-10-31 |
Family
ID=13387770
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6892782A Pending JPS58186208A (ja) | 1982-04-24 | 1982-04-24 | 自動利得制御増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58186208A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6907649B2 (en) | 2002-12-13 | 2005-06-21 | Newfrey Llc | Setting apparatus for nut-type fastener such as blind nut |
-
1982
- 1982-04-24 JP JP6892782A patent/JPS58186208A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6907649B2 (en) | 2002-12-13 | 2005-06-21 | Newfrey Llc | Setting apparatus for nut-type fastener such as blind nut |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3383042B2 (ja) | 差動入力回路 | |
| JPS6119170B2 (ja) | ||
| US4451800A (en) | Input bias adjustment circuit for amplifier | |
| JP2953383B2 (ja) | 電圧電流変換回路 | |
| JPS6212692B2 (ja) | ||
| US3541465A (en) | Transistor differential amplifier circuit | |
| JPS63214009A (ja) | 複合トランジスタ | |
| JPS58186208A (ja) | 自動利得制御増幅器 | |
| JPH04369105A (ja) | 増幅器 | |
| JPS631768B2 (ja) | ||
| US5365198A (en) | Wideband amplifier circuit using npn transistors | |
| JPH06276037A (ja) | オーディオ用パワーアンプ | |
| JPH0527282B2 (ja) | ||
| JPS62117403A (ja) | カレントミラ−回路 | |
| JP2759156B2 (ja) | 増幅回路 | |
| JPH0333989A (ja) | アナログ乗算器 | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JP3360911B2 (ja) | 差動増幅回路 | |
| JP3381100B2 (ja) | 増幅器 | |
| JP3283981B2 (ja) | 差動増幅器 | |
| JPH03744Y2 (ja) | ||
| JPS6114174Y2 (ja) | ||
| JPH0533563B2 (ja) | ||
| JP3441260B2 (ja) | 差動増幅回路におけるオフセット調整回路 | |
| JPS628987B2 (ja) |