JPH0533563B2 - - Google Patents
Info
- Publication number
- JPH0533563B2 JPH0533563B2 JP59200773A JP20077384A JPH0533563B2 JP H0533563 B2 JPH0533563 B2 JP H0533563B2 JP 59200773 A JP59200773 A JP 59200773A JP 20077384 A JP20077384 A JP 20077384A JP H0533563 B2 JPH0533563 B2 JP H0533563B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- output
- transistors
- interstage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000003321 amplification Effects 0.000 description 5
- 238000003199 nucleic acid amplification method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3083—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the power transistors being of the same type
- H03F3/3086—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the power transistors being of the same type two power transistors being controlled by the input signal
- H03F3/3093—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the power transistors being of the same type two power transistors being controlled by the input signal comprising a differential amplifier as phase-splitting element
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
(イ) 産業上の利用分野
本発明は、増幅器に関するもので、特にアイド
リング電流を正確に設定出来、かつ集積回路
（IC）化に適した増幅器に関する。 (ロ) 従来の技術 最大出力電流を大とすることが出来、しかもア
イドリング電流が小さい増幅器が特開昭59−
99808号公報に開示されている。前記増幅器は、
第２図に示される如く、エミツタが共通接続され
た第１乃至第４トランジスタ１乃至４と、該第１
及び第３トランジスタ１及び３のコレクタ間に接
続された第１電流ミラー回路５と、前記第２及び
第４トランジスタ２及び４のコレクタ間に接続さ
れた第２電流ミラー回路６と、ベースが前記第２
トランジスタ２のコレクタに接続された第１出力
トランジスタ７と、ベースが前記第３トランジス
タ３のコレクタに接続された第２出力トランジス
タ８と、該第２出力トランジスタ８のコレクタ電
流を反転する第３電流ミラー回路９とから成り、
入力端子１０に印加される入力信号を第１乃至第
４トランジスタ１乃至４で差動増幅するととも
に、第１及び第２出力トランジスタ７及び８で増
幅し、増幅された出力信号を前記第１出力トラン
ジスタ７と前記第３電流ミラー回路９からプツシ
ユプルの関係で負荷１１に供給するものである。 しかして、第２図において、第１乃至第４トラ
ンジスタ１乃至４の共通エミツタに接続される定
電流トランジスタ１２に流れる電流をI0とすれ
ば、第１出力トランジスタ７に流れるアイドリン
グ電流は、略I0／２となり、安定でかつ適切な値の アイドリング電流を得ることが出来るので、クロ
スオーバー歪の低減を計ることが出来る。 (ハ) 発明が解決しようとする問題点 しかしながら、第２図の増幅器の場合、出力ト
ランジスタがPNP型のトランジスタによつて構
成されており増幅率が低い為に、最大出力電流を
十分大にすることが出来ないという欠点を有す
る。例えば、第１出力トランジスタ７の最大出力
電流IMAXは、 IMAX＝I0／２・hFEP ……(1) （ただし、hFEPは第１出力トランジスタ７の電流
増幅率） と表わせるが、PNP型トランジスタの電流増幅
率hFEPは、NPN型トランジスタの電流増幅率hFEP
に比べ小である為、十分大なる出力電流を得るこ
とが出来ない。第(1)式において、定電流トランジ
スタ１２に流れる電流I0を大にすると、最大出力
電流を大にすることが出来るが、アイドリング電
流も大となるので好ましくない。 また、最終段出力トランジスタをPNP型トラ
ンジスタで構成すると、NPN型トランジスタで
構成した場合に比べIC面積が大になるという欠
点を有する。PNP型トランジスタは、単位面積
当りの許容電流がNPN型トランジスタの数分の
１である為、同じ出力電流を得んとする場合、
PNP型トランジスタの面積は、NPN型トランジ
スタの面積の数倍になつてしまう。 (ニ) 問題点を解決するための手段 本発明は、上述の点に鑑み成されたもので、差
動増幅段から得られる互いに逆極性の出力電流を
第１及び第２段間トランジスタで取り出し、プツ
シユプル接続された出力トランジスタで増幅して
負荷に供給するとともに、一方の段間トランジス
タで取り出される電流に応じた電流を他方の段間
トランジスタの出力点に供給する第１及び第２調
整回路を配置した点を特徴とする。 (ホ) 作用 本発明に依れば、差動増幅段から得られる互い
に逆極性の出力電流の一方を他方により調整する
回路構成と成されているので、アイドリング電流
を小さく押さえることが出来、かつ終段出力トラ
ンジスタとしてNPN型トランジスタを使用し得
る回路構成としている為、最大出力電流を大とす
ることが出来る。 (ヘ) 実施例 第１図は、本発明の一実施例を示すもので、１
３はベースが共通に入力端子１４に接続された第
１及び第２トランジスタ１５及び１６と、ベース
が共通に負帰還点１７に接続された第３及び第４
トランジスタ１８及び１９と、前記第１乃至第４
トランジスタ１５乃至１９の共通エミツタに接続
された定電流トランジスタ２０とから成る差動増
幅回路、２１は入力端が前記第１トランジスタ１
５のコレクタに、出力端が前記第３トランジスタ
１８のコレクタにそれぞれ接続された第１電流ミ
ラー回路、２２は入力端が前記第４トランジスタ
１９のコレクタに、出力端が前記第２トランジス
タ１６のコレクタにそれぞれ接続された第２電流
ミラー回路、２３はベースが前記第２トランジス
タ１６のコレクタに接続された第１段間トランジ
スタ、２４はベースが前記第３トランジスタ１８
のコレクタに接続された第２段間トランジスタ、
２５はベースが前記第１段間トランジスタ２３の
コレクタにエミツタが出力中点２６に接続された
第１出力トランジスタ、２７はベースが前記第２
段間トランジスタ２４のコレクタにコレクタが前
記出力中点２６に接続された第２出力トランジス
タ、２８はベース及びエミツタが前記第１段間ト
ランジスタ２３と共通接続されたトランジスタ２
９と入力端が該トランジスタ２９のコレクタに、
出力端が前記第２段間トランジスタ２４のコレク
タに接続された第３電流ミラー回路３０とから成
る第１調整回路、及び３１はベース及びエミツタ
が前記第２段間トランジスタ２４と共通接続され
たトランジスタ３２と入力端が該トランジスタ３
２のコレクタに、出力端が前記第１段間トランジ
スタ２３のコレクタにそれぞれ接続された第４電
流ミラー回路３３とから成る第２調整回路であ
る。 まず第１及び第２出力トランジスタ２５及び２
７に流れるアイドリング電流について考える。い
ま、差動増幅回路１３の定電流トランジスタ２０
に流れる電流をI0とすれば、無信号状態におい
て、第１乃至第４トランジスタ１５乃至１９のコ
レクタ電流は等しくI0／４となる。また、第１電流 ミラー回路２１のトランジスタ２１ａ及び２１ｂ
のコレクタ電流IC1は、 IC1＝I0／４・１／１＋２／hFEP ……(2) となり、第２段間トランジスタ２４のベース電流
と第２調整回路３１のトランジスタ３２のベース
電流を等しくIB1とすれば、 IB1＝I0／４・１／hFEP＋２ ……(3) となる。そして、前記ベース電流IB1は、第２段
間トランジスタ２４で増幅されるから、前記第２
段間トランジスタ２４のコレクタ電流IC2は、 IC2＝I0／４・hFEP／hFEP＋２ ……(4) となる。尚、増幅器が対称型に構成されているの
で、第１段間トランジスタ２３、第１調整回路２
８のトランジスタ２９、及び第２調整回路３１の
トランジスタ３２のコレクタ電流は、前記第２段
間トランジスタ２４のコレクタ電流と等しく第(4)
式で示される値となる。 第２出力トランジスタ２７のベース電流は、第
２段間トランジスタ２４のコレクタ電流と第３電
流ミラー回路３０の出力電流との差電流となり、
前記第３電流ミラー回路３０の出力電流（トラン
ジスタ３０ａのコレクタ電流）IC3は、 IC3＝IC2・hFEN／hFEN＋２ ……(5) となるので、第(4)式及び第(5)式から前記第２出力
トランジスタ２７のベース電流IB2は、 IB2＝IC2−IC3 ＝I0／４・hFEP／hFEP＋２・２／hFEN＋２ ……(6) となる。従つて、前記第２出力トランジスタ２７
のコレクタ電流IC4は、 IC4＝I0／４・hFEN・hFEP／hFEP＋２・２／hFEN＋２…
…(7) となる。ここで、hFEP≫２、hFEN≫２とすれば、
第(7)式は、 IC4≒I0／２ ……(8) となり、前記第２出力トランジスタ２７に流れる
アイドリング電流が、トランジスタの電流増幅率
（hFEP、hFEN）に依らず、定電流トランジスタ２０
に流れる電流I0のみによつて決まることが理解さ
れる。尚、第１出力トランジスタ２５に流れるア
イドリング電流も、同様の計算により、第(8)式の
如く算出される。 次に最大出力電流について考える。入力端子１
４に大入力信号が印加されたとき、差動増幅回路
１３の第１及び第２トランジスタ１５及び１６に
は、最大I0／２のコレクタ電流が流れる。また、そ の時第３及び第４トランジスタ１８及び１９のコ
レクタ電流は零になり、第２電流ミラー回路２２
の出力電流も零となる。その為、前記第２トラン
ジスタ１６のコレクタ電流はすべて第１段間トラ
ンジスタ２３及び第１調整回路２８のトランジス
タ２９のベース電流によつて供給されることにな
り、前記第１段間トランジスタ２３のベース電流
はI0／４となる。そして、前記ベース電流I0／４は、第 １段間トランジスタ２３及び第１出力トランジス
タ２５で増幅さるから、前記出力トランジスタ２
５に流れる最大出力電流IMAXは、 IMAX＝I0／４・hFEP・hFEN ……(9) となる。ここで、例えばhFEP＝50、hFEN＝300、I0
＝100μAとすれば、前記最大出力電流IMAXは、
375ｍＡとなり、負荷例えば低電圧機器に用いら
れるヘツドフオンを駆動するに十分な値となる。 また、入力端子１４に印加される入力信号が負
になると、第１及び第２トランジスタ１５及び１
６がオフになり、第３及び第４トランジスタ１８
及び１９のコレクタ電流がそれぞれI0／２になる。 その為、第２段間トランジスタ２４のベース電流
がI0／４となり、前記第２段間トランジスタ２４及 び第２出力トランジスタ２７で増幅されることに
より、前記第２出力トランジスタ２７の最大出力
電流もI0／４・hFEP・hFENとなり、十分大なる最大出 力電流を得ることが出来る。 (ト) 発明の効果 以上述べた如く、本発明に依れば、差動増幅回
路の定電流源に流れる電流のみに応じて、正確か
つ適切な値に設定されたアイドリング電流を有す
る増幅器を提供出来る。また、最大出力電流が大
である増幅器を提供出来る。更に、本発明に依れ
ば、出力トランジスタとしてNPN型トランジス
タを用いることが出来るので、IC化に際し、チ
ツプ面積の縮小を計ることが出来るとともに、低
電源電圧で動作可能な増幅器を提供出来る。
リング電流を正確に設定出来、かつ集積回路
（IC）化に適した増幅器に関する。 (ロ) 従来の技術 最大出力電流を大とすることが出来、しかもア
イドリング電流が小さい増幅器が特開昭59−
99808号公報に開示されている。前記増幅器は、
第２図に示される如く、エミツタが共通接続され
た第１乃至第４トランジスタ１乃至４と、該第１
及び第３トランジスタ１及び３のコレクタ間に接
続された第１電流ミラー回路５と、前記第２及び
第４トランジスタ２及び４のコレクタ間に接続さ
れた第２電流ミラー回路６と、ベースが前記第２
トランジスタ２のコレクタに接続された第１出力
トランジスタ７と、ベースが前記第３トランジス
タ３のコレクタに接続された第２出力トランジス
タ８と、該第２出力トランジスタ８のコレクタ電
流を反転する第３電流ミラー回路９とから成り、
入力端子１０に印加される入力信号を第１乃至第
４トランジスタ１乃至４で差動増幅するととも
に、第１及び第２出力トランジスタ７及び８で増
幅し、増幅された出力信号を前記第１出力トラン
ジスタ７と前記第３電流ミラー回路９からプツシ
ユプルの関係で負荷１１に供給するものである。 しかして、第２図において、第１乃至第４トラ
ンジスタ１乃至４の共通エミツタに接続される定
電流トランジスタ１２に流れる電流をI0とすれ
ば、第１出力トランジスタ７に流れるアイドリン
グ電流は、略I0／２となり、安定でかつ適切な値の アイドリング電流を得ることが出来るので、クロ
スオーバー歪の低減を計ることが出来る。 (ハ) 発明が解決しようとする問題点 しかしながら、第２図の増幅器の場合、出力ト
ランジスタがPNP型のトランジスタによつて構
成されており増幅率が低い為に、最大出力電流を
十分大にすることが出来ないという欠点を有す
る。例えば、第１出力トランジスタ７の最大出力
電流IMAXは、 IMAX＝I0／２・hFEP ……(1) （ただし、hFEPは第１出力トランジスタ７の電流
増幅率） と表わせるが、PNP型トランジスタの電流増幅
率hFEPは、NPN型トランジスタの電流増幅率hFEP
に比べ小である為、十分大なる出力電流を得るこ
とが出来ない。第(1)式において、定電流トランジ
スタ１２に流れる電流I0を大にすると、最大出力
電流を大にすることが出来るが、アイドリング電
流も大となるので好ましくない。 また、最終段出力トランジスタをPNP型トラ
ンジスタで構成すると、NPN型トランジスタで
構成した場合に比べIC面積が大になるという欠
点を有する。PNP型トランジスタは、単位面積
当りの許容電流がNPN型トランジスタの数分の
１である為、同じ出力電流を得んとする場合、
PNP型トランジスタの面積は、NPN型トランジ
スタの面積の数倍になつてしまう。 (ニ) 問題点を解決するための手段 本発明は、上述の点に鑑み成されたもので、差
動増幅段から得られる互いに逆極性の出力電流を
第１及び第２段間トランジスタで取り出し、プツ
シユプル接続された出力トランジスタで増幅して
負荷に供給するとともに、一方の段間トランジス
タで取り出される電流に応じた電流を他方の段間
トランジスタの出力点に供給する第１及び第２調
整回路を配置した点を特徴とする。 (ホ) 作用 本発明に依れば、差動増幅段から得られる互い
に逆極性の出力電流の一方を他方により調整する
回路構成と成されているので、アイドリング電流
を小さく押さえることが出来、かつ終段出力トラ
ンジスタとしてNPN型トランジスタを使用し得
る回路構成としている為、最大出力電流を大とす
ることが出来る。 (ヘ) 実施例 第１図は、本発明の一実施例を示すもので、１
３はベースが共通に入力端子１４に接続された第
１及び第２トランジスタ１５及び１６と、ベース
が共通に負帰還点１７に接続された第３及び第４
トランジスタ１８及び１９と、前記第１乃至第４
トランジスタ１５乃至１９の共通エミツタに接続
された定電流トランジスタ２０とから成る差動増
幅回路、２１は入力端が前記第１トランジスタ１
５のコレクタに、出力端が前記第３トランジスタ
１８のコレクタにそれぞれ接続された第１電流ミ
ラー回路、２２は入力端が前記第４トランジスタ
１９のコレクタに、出力端が前記第２トランジス
タ１６のコレクタにそれぞれ接続された第２電流
ミラー回路、２３はベースが前記第２トランジス
タ１６のコレクタに接続された第１段間トランジ
スタ、２４はベースが前記第３トランジスタ１８
のコレクタに接続された第２段間トランジスタ、
２５はベースが前記第１段間トランジスタ２３の
コレクタにエミツタが出力中点２６に接続された
第１出力トランジスタ、２７はベースが前記第２
段間トランジスタ２４のコレクタにコレクタが前
記出力中点２６に接続された第２出力トランジス
タ、２８はベース及びエミツタが前記第１段間ト
ランジスタ２３と共通接続されたトランジスタ２
９と入力端が該トランジスタ２９のコレクタに、
出力端が前記第２段間トランジスタ２４のコレク
タに接続された第３電流ミラー回路３０とから成
る第１調整回路、及び３１はベース及びエミツタ
が前記第２段間トランジスタ２４と共通接続され
たトランジスタ３２と入力端が該トランジスタ３
２のコレクタに、出力端が前記第１段間トランジ
スタ２３のコレクタにそれぞれ接続された第４電
流ミラー回路３３とから成る第２調整回路であ
る。 まず第１及び第２出力トランジスタ２５及び２
７に流れるアイドリング電流について考える。い
ま、差動増幅回路１３の定電流トランジスタ２０
に流れる電流をI0とすれば、無信号状態におい
て、第１乃至第４トランジスタ１５乃至１９のコ
レクタ電流は等しくI0／４となる。また、第１電流 ミラー回路２１のトランジスタ２１ａ及び２１ｂ
のコレクタ電流IC1は、 IC1＝I0／４・１／１＋２／hFEP ……(2) となり、第２段間トランジスタ２４のベース電流
と第２調整回路３１のトランジスタ３２のベース
電流を等しくIB1とすれば、 IB1＝I0／４・１／hFEP＋２ ……(3) となる。そして、前記ベース電流IB1は、第２段
間トランジスタ２４で増幅されるから、前記第２
段間トランジスタ２４のコレクタ電流IC2は、 IC2＝I0／４・hFEP／hFEP＋２ ……(4) となる。尚、増幅器が対称型に構成されているの
で、第１段間トランジスタ２３、第１調整回路２
８のトランジスタ２９、及び第２調整回路３１の
トランジスタ３２のコレクタ電流は、前記第２段
間トランジスタ２４のコレクタ電流と等しく第(4)
式で示される値となる。 第２出力トランジスタ２７のベース電流は、第
２段間トランジスタ２４のコレクタ電流と第３電
流ミラー回路３０の出力電流との差電流となり、
前記第３電流ミラー回路３０の出力電流（トラン
ジスタ３０ａのコレクタ電流）IC3は、 IC3＝IC2・hFEN／hFEN＋２ ……(5) となるので、第(4)式及び第(5)式から前記第２出力
トランジスタ２７のベース電流IB2は、 IB2＝IC2−IC3 ＝I0／４・hFEP／hFEP＋２・２／hFEN＋２ ……(6) となる。従つて、前記第２出力トランジスタ２７
のコレクタ電流IC4は、 IC4＝I0／４・hFEN・hFEP／hFEP＋２・２／hFEN＋２…
…(7) となる。ここで、hFEP≫２、hFEN≫２とすれば、
第(7)式は、 IC4≒I0／２ ……(8) となり、前記第２出力トランジスタ２７に流れる
アイドリング電流が、トランジスタの電流増幅率
（hFEP、hFEN）に依らず、定電流トランジスタ２０
に流れる電流I0のみによつて決まることが理解さ
れる。尚、第１出力トランジスタ２５に流れるア
イドリング電流も、同様の計算により、第(8)式の
如く算出される。 次に最大出力電流について考える。入力端子１
４に大入力信号が印加されたとき、差動増幅回路
１３の第１及び第２トランジスタ１５及び１６に
は、最大I0／２のコレクタ電流が流れる。また、そ の時第３及び第４トランジスタ１８及び１９のコ
レクタ電流は零になり、第２電流ミラー回路２２
の出力電流も零となる。その為、前記第２トラン
ジスタ１６のコレクタ電流はすべて第１段間トラ
ンジスタ２３及び第１調整回路２８のトランジス
タ２９のベース電流によつて供給されることにな
り、前記第１段間トランジスタ２３のベース電流
はI0／４となる。そして、前記ベース電流I0／４は、第 １段間トランジスタ２３及び第１出力トランジス
タ２５で増幅さるから、前記出力トランジスタ２
５に流れる最大出力電流IMAXは、 IMAX＝I0／４・hFEP・hFEN ……(9) となる。ここで、例えばhFEP＝50、hFEN＝300、I0
＝100μAとすれば、前記最大出力電流IMAXは、
375ｍＡとなり、負荷例えば低電圧機器に用いら
れるヘツドフオンを駆動するに十分な値となる。 また、入力端子１４に印加される入力信号が負
になると、第１及び第２トランジスタ１５及び１
６がオフになり、第３及び第４トランジスタ１８
及び１９のコレクタ電流がそれぞれI0／２になる。 その為、第２段間トランジスタ２４のベース電流
がI0／４となり、前記第２段間トランジスタ２４及 び第２出力トランジスタ２７で増幅されることに
より、前記第２出力トランジスタ２７の最大出力
電流もI0／４・hFEP・hFENとなり、十分大なる最大出 力電流を得ることが出来る。 (ト) 発明の効果 以上述べた如く、本発明に依れば、差動増幅回
路の定電流源に流れる電流のみに応じて、正確か
つ適切な値に設定されたアイドリング電流を有す
る増幅器を提供出来る。また、最大出力電流が大
である増幅器を提供出来る。更に、本発明に依れ
ば、出力トランジスタとしてNPN型トランジス
タを用いることが出来るので、IC化に際し、チ
ツプ面積の縮小を計ることが出来るとともに、低
電源電圧で動作可能な増幅器を提供出来る。
第１図は、本発明の一実施例を示す回路図、及
び第２図は従来の増幅器を示す回路図である。 主な図番の説明、１５，１６，１８，１９……
第１、第２、第３、第４トランジスタ、２０……
定電流トランジスタ、２３，２４……第１、第２
段間トランジスタ、２５，２７……第１、第２出
力トランジスタ、２８，３１……第１、第２調整
回路。
び第２図は従来の増幅器を示す回路図である。 主な図番の説明、１５，１６，１８，１９……
第１、第２、第３、第４トランジスタ、２０……
定電流トランジスタ、２３，２４……第１、第２
段間トランジスタ、２５，２７……第１、第２出
力トランジスタ、２８，３１……第１、第２調整
回路。
Claims (1)
- １ ベースが共通接続された第１及び第２トラン
ジスタと、ベースが共通接続された第３及び第４
トランジスタと、前記第１乃至第４トランジスタ
のエミツタに共通接続された定電流源と、前記第
１及び第３トランジスタのコレクタ間に接続され
た第１電流ミラー回路と、前記第２及び第４トラ
ンジスタのコレクタ間に接続された第２電流ミラ
ー回路と、前記第２トランジスタのコレクタ電流
に応じて動作する第１段間トランジスタと、前記
第３トランジスタのコレクタ電流に応じて動作す
る第２段間トランジスタと、前記第１段間トラン
ジスタの出力信号を増幅する第１出力トランジス
タと、前記第２段間トランジスタの出力信号を増
幅する第２出力トランジスタと、前記第２トラン
ジスタのコレクタ電流に応じて前記第２段間トラ
ンジスタのコレクタ電流を吸引し、差電流が第２
出力トランジスタのベース電流となるよう調整す
る第１調整回路と、前記第３トランジスタのコレ
クタ電流に応じて前記第１段間トランジスタのコ
レクタ電流を吸引し、差電流が第１出力トランジ
スタのベース電流となるよう調整する第２調整回
路とから成り、前記第１及び第２出力トランジス
タによりプツシユプルの関係で負荷を駆動する様
にした増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59200773A JPS6178212A (ja) | 1984-09-26 | 1984-09-26 | 増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59200773A JPS6178212A (ja) | 1984-09-26 | 1984-09-26 | 増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6178212A JPS6178212A (ja) | 1986-04-21 |
| JPH0533563B2 true JPH0533563B2 (ja) | 1993-05-19 |
Family
ID=16429936
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59200773A Granted JPS6178212A (ja) | 1984-09-26 | 1984-09-26 | 増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6178212A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03286606A (ja) * | 1990-04-03 | 1991-12-17 | Nec Corp | 演算増幅回路 |
| JP2007116568A (ja) * | 2005-10-24 | 2007-05-10 | Niigata Seimitsu Kk | 差動増幅器 |
-
1984
- 1984-09-26 JP JP59200773A patent/JPS6178212A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6178212A (ja) | 1986-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3088262B2 (ja) | 低歪差動増幅回路 | |
| JPH0452645B2 (ja) | ||
| JPH08237054A (ja) | 利得可変回路 | |
| JPS6212692B2 (ja) | ||
| US5382919A (en) | Wideband constant impedance amplifiers | |
| JP2733962B2 (ja) | 利得制御増幅器 | |
| JP2002368559A (ja) | 差動増幅回路、ミキサ回路および可変利得増幅回路 | |
| JPS6313571B2 (ja) | ||
| US5745587A (en) | Hearing aid amplifier circuitry | |
| JPS60204108A (ja) | プツシユプル増幅器 | |
| JPH0533563B2 (ja) | ||
| JPS62214707A (ja) | 増幅回路 | |
| JPH04369105A (ja) | 増幅器 | |
| JP2896029B2 (ja) | 電圧電流変換回路 | |
| JP2509462Y2 (ja) | 増幅器 | |
| JPH0773170B2 (ja) | 差動増幅回路 | |
| JPH06276037A (ja) | オーディオ用パワーアンプ | |
| EP3713082A1 (en) | Amplification circuit | |
| JP2759156B2 (ja) | 増幅回路 | |
| JPH0478044B2 (ja) | ||
| JPS62117403A (ja) | カレントミラ−回路 | |
| RU1838876C (ru) | Дифференциальный усилитель тока | |
| JPH0198307A (ja) | トランジスタ増幅器 | |
| KR830001980B1 (ko) | 전력 증폭 회로 | |
| JPS6223133Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |