JPS58186838A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPS58186838A JPS58186838A JP6893082A JP6893082A JPS58186838A JP S58186838 A JPS58186838 A JP S58186838A JP 6893082 A JP6893082 A JP 6893082A JP 6893082 A JP6893082 A JP 6893082A JP S58186838 A JPS58186838 A JP S58186838A
- Authority
- JP
- Japan
- Prior art keywords
- input
- circuit
- voltage
- output
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/02—Comparing digital values
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明はたとえばマイクロコンピュータ用の半導体集積
回路に係り、特にその入力回路に関する。
回路に係り、特にその入力回路に関する。
従来、半導体集積回路の入力回路の閾値電圧は集積回路
毎に固有の値を有している。このため、マイクロコンピ
ュータ用集積回路のように外部入力機器の種類により定
まる入力仕様（たとえば入力ローレベル電圧■ＬはＴＴ
Ｌ仕様では０．８■、キー人力仕様では１．３■である
）に合わせて集積回路の入力回路の閾値な変える必要が
ある場合、従来は集積回路毎にマスクパターンを設計変
更しなくてはならず、生産効率が悪く、製品コストが高
くなりがちであった。
毎に固有の値を有している。このため、マイクロコンピ
ュータ用集積回路のように外部入力機器の種類により定
まる入力仕様（たとえば入力ローレベル電圧■ＬはＴＴ
Ｌ仕様では０．８■、キー人力仕様では１．３■である
）に合わせて集積回路の入力回路の閾値な変える必要が
ある場合、従来は集積回路毎にマスクパターンを設計変
更しなくてはならず、生産効率が悪く、製品コストが高
くなりがちであった。
本発明は上記の事情に鑑みてなされたもので、使用に際
して入力回路の闇値電圧を所望値に簡単に設定でき、入
力回路の汎用性が大きい半導体集積回路を提供するもの
である。
して入力回路の闇値電圧を所望値に簡単に設定でき、入
力回路の汎用性が大きい半導体集積回路を提供するもの
である。
すなわち、本発明の半導体集積回路は、プログラムによ
りデジタル入力が設定される巧う、コンバータ回路の出
力を基準電圧とし、この基準電圧と入力端子からの入力
電圧とをコンパレータ回路によって比較判定し、比較出
力を後段回路の入力信号とするものである。したがって
、入力回路の閾値電圧がプログラムにより簡単に所望値
に設定されるようになり、入力回路の汎用性が大きくな
る。
りデジタル入力が設定される巧う、コンバータ回路の出
力を基準電圧とし、この基準電圧と入力端子からの入力
電圧とをコンパレータ回路によって比較判定し、比較出
力を後段回路の入力信号とするものである。したがって
、入力回路の閾値電圧がプログラムにより簡単に所望値
に設定されるようになり、入力回路の汎用性が大きくな
る。
以下、図面を参照して本発明の一実施例を詳細に説明す
る。第１図はたとえばマイクロコンピュータ用の半導体
集積回路の入力回路部分を示すもので、１０は入力端子
であって、外部人力ピン（図示せず）に接続されている
。ノ１はコンパレータ回路であって、その比較入力とし
て入力端子１０からの入力゛電圧Ｖｉｎが導かれ、基準
入力として１）／／Ａ（デシタル／アナログ）コンバー
タ回路１２からの出力電圧が導かれ、比較出力が入力信
号として次段回路（図示せず）へ与えられる。上記”／
Ａコンバータ回路１２は、集積回路の使用に際してユー
ザの使用プログラムにより設定されるデジタル入力が与
えられるもので、たとえばユーザの使用プログラムを内
蔵したＲＯＭ（リードオンリーメモリ）からのデータが
データテーブル１３を通じて入力する。
る。第１図はたとえばマイクロコンピュータ用の半導体
集積回路の入力回路部分を示すもので、１０は入力端子
であって、外部人力ピン（図示せず）に接続されている
。ノ１はコンパレータ回路であって、その比較入力とし
て入力端子１０からの入力゛電圧Ｖｉｎが導かれ、基準
入力として１）／／Ａ（デシタル／アナログ）コンバー
タ回路１２からの出力電圧が導かれ、比較出力が入力信
号として次段回路（図示せず）へ与えられる。上記”／
Ａコンバータ回路１２は、集積回路の使用に際してユー
ザの使用プログラムにより設定されるデジタル入力が与
えられるもので、たとえばユーザの使用プログラムを内
蔵したＲＯＭ（リードオンリーメモリ）からのデータが
データテーブル１３を通じて入力する。
なお、コンパレータ回路１１は、たとえば図示接続のＮ
チャンネルＥ／Ｄ回路を用いた差動増幅回路よりなるも
ので、エンノ＼ンスメント（角型ＭＯ８）ランジスタＴ
８．’ｒ２ のドレインが負荷抵抗用のディプレッショ
ン０型ＭＯ８）ランジスタＴ８＋Ｔ４を介してＶＤＤ電
源に接続され、上記トランジスタＴ ｌ ＋ ’ｌ ２
のソース同志が共通接続されると共に定電流源用り型Ｍ
Ｏ８トランジスタＴ。を共通に介して接地されている。
チャンネルＥ／Ｄ回路を用いた差動増幅回路よりなるも
ので、エンノ＼ンスメント（角型ＭＯ８）ランジスタＴ
８．’ｒ２ のドレインが負荷抵抗用のディプレッショ
ン０型ＭＯ８）ランジスタＴ８＋Ｔ４を介してＶＤＤ電
源に接続され、上記トランジスタＴ ｌ ＋ ’ｌ ２
のソース同志が共通接続されると共に定電流源用り型Ｍ
Ｏ８トランジスタＴ。を共通に介して接地されている。
Ｄ／／Ａコンバータ回路１２は、たとえば図示のような
梯子型抵抗回路が用いられており、■はインバーターで
ある。
梯子型抵抗回路が用いられており、■はインバーターで
ある。
而して、上記構成において、プログラム入力によって巧
す、コンバータ回路１２の出力電圧が■１に設定されて
いる場合、入力端子１θの入力端子Ｖｉｎが■、以下で
はコンパレータ回路１１において基準電圧入力側のトラ
ンジスタＴ。
す、コンバータ回路１２の出力電圧が■１に設定されて
いる場合、入力端子１θの入力端子Ｖｉｎが■、以下で
はコンパレータ回路１１において基準電圧入力側のトラ
ンジスタＴ。
がオンになるので、このトランジスタＴ２とソース端同
志が共通されている比較電圧入力側のトランジスタＴ、
はオフであり、比較出力としてはトランジスタＴ、を介
してほぼＶＤＤ電位が現われる。これに対して入力電圧
ＶｉｎがＶ、を超えると、比較入力側のトランジスタ］
゛１がオンになるので、比較出力としてはトランジスタ
Ｔ、およびＴ。を介してほぼ接地電位が現われる。この
とき、基準入力側のトランジスタＴ２はオフになってい
る。すなわち、−上述の動作は集積回路の入力回路の閾
値電圧が■１に設定されていることを意味している。以
下同様に、Ｄ／Ａコンバータ回路１２の出力電圧が■２
＋・・・に設定された場合には、−Ｆ記入力回路の閾値
電圧が■ｔｚ・・・に設定されることになり、この様子
を第２図に示している。
志が共通されている比較電圧入力側のトランジスタＴ、
はオフであり、比較出力としてはトランジスタＴ、を介
してほぼＶＤＤ電位が現われる。これに対して入力電圧
ＶｉｎがＶ、を超えると、比較入力側のトランジスタ］
゛１がオンになるので、比較出力としてはトランジスタ
Ｔ、およびＴ。を介してほぼ接地電位が現われる。この
とき、基準入力側のトランジスタＴ２はオフになってい
る。すなわち、−上述の動作は集積回路の入力回路の閾
値電圧が■１に設定されていることを意味している。以
下同様に、Ｄ／Ａコンバータ回路１２の出力電圧が■２
＋・・・に設定された場合には、−Ｆ記入力回路の閾値
電圧が■ｔｚ・・・に設定されることになり、この様子
を第２図に示している。
すなわち、上述したような集積回路によれば、必要な入
力仕様に応じてユーザがプログラムにより”／Ａコンバ
ータ回路１２の出力値を設定し、その出力値を基準電圧
としてコンパレータ回路１１を動作させることにより、
入力回路閾値電圧を所望値に簡単に設定することができ
る。
力仕様に応じてユーザがプログラムにより”／Ａコンバ
ータ回路１２の出力値を設定し、その出力値を基準電圧
としてコンパレータ回路１１を動作させることにより、
入力回路閾値電圧を所望値に簡単に設定することができ
る。
なお、前記コンパレータ回路１１、ＤＡコンバータ回路
１２のは体向構成は上記例に限られるものではなく、た
とえばＣＭ ０８回路を用いた構成であってもよいこと
は８つまでもない。また、コンパレータ回路１１の比較
出力を基準入力端トランジスタＴ２のドレインから取り
出して入力電圧と同相成分を得るようにしてもよい。
１２のは体向構成は上記例に限られるものではなく、た
とえばＣＭ ０８回路を用いた構成であってもよいこと
は８つまでもない。また、コンパレータ回路１１の比較
出力を基準入力端トランジスタＴ２のドレインから取り
出して入力電圧と同相成分を得るようにしてもよい。
上述したように本発明の半導体集積回路によれば、使用
に際してプログラムにより簡単に入力回路閾値電圧を所
望値に設定できるので、設計および製造においてもマー
ジンが持てることになる。また、たとえばマイクロコン
ピュータに適用した場合にユーザが幅広く利用できるよ
うになり、しかも１つのマイクロコンピュータを設計し
ておくだけで入力回路の仕様を満足できるので、閾値電
圧が異なる砂くのマイクロコンピュータを生産する場合
に比べて生産効率がよく製品コストが安くなる。
に際してプログラムにより簡単に入力回路閾値電圧を所
望値に設定できるので、設計および製造においてもマー
ジンが持てることになる。また、たとえばマイクロコン
ピュータに適用した場合にユーザが幅広く利用できるよ
うになり、しかも１つのマイクロコンピュータを設計し
ておくだけで入力回路の仕様を満足できるので、閾値電
圧が異なる砂くのマイクロコンピュータを生産する場合
に比べて生産効率がよく製品コストが安くなる。
第１１図は本発明に係る半導体集積回路の一実施例を示
す回路図、第２図は第１図の動作説明のために示す特性
図である。 １０・・・入力端子 １１・・・コンパレータ回路 １２・・巧勺、コンバータ回路 出願友代理人 弁理士 鈴 江 武 彦“ケ 第１図 １ 第２図 コ ー一一トカ協計覧瓜Ｖｉｎ
す回路図、第２図は第１図の動作説明のために示す特性
図である。 １０・・・入力端子 １１・・・コンパレータ回路 １２・・巧勺、コンバータ回路 出願友代理人 弁理士 鈴 江 武 彦“ケ 第１図 １ 第２図 コ ー一一トカ協計覧瓜Ｖｉｎ
Claims (2)
- （１） プログラムにより設定される基準電圧により
問直電圧が決定される入力回路を具備してなることを特
徴とする半導体集積回路。 - （２） 前記入力回路は、入力端子からの入力電圧と
前記基準電圧とを比較判定するコンパレータ回路であり
、上記基準電圧はプログラムにより設定されるデジタル
入力をＤ／Ａ変換するＤ／Ａコンバータ回路の出力電圧
であることを特徴とする特徴請求の範囲第１項記載の半
導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6893082A JPS58186838A (ja) | 1982-04-24 | 1982-04-24 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6893082A JPS58186838A (ja) | 1982-04-24 | 1982-04-24 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58186838A true JPS58186838A (ja) | 1983-10-31 |
Family
ID=13387864
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6893082A Pending JPS58186838A (ja) | 1982-04-24 | 1982-04-24 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58186838A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0334361A (ja) * | 1989-06-29 | 1991-02-14 | Nec Corp | 半導体集積回路装置 |
| US6215336B1 (en) | 1998-04-30 | 2001-04-10 | Nec Corporation | Reference type input first stage circuit in a semiconductor integrated circuit |
-
1982
- 1982-04-24 JP JP6893082A patent/JPS58186838A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0334361A (ja) * | 1989-06-29 | 1991-02-14 | Nec Corp | 半導体集積回路装置 |
| US6215336B1 (en) | 1998-04-30 | 2001-04-10 | Nec Corporation | Reference type input first stage circuit in a semiconductor integrated circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6115422A (ja) | 論理回路 | |
| JP3003625B2 (ja) | Ｃｍｌｃｍｏｓ変換回路 | |
| JPH0220017B2 (ja) | ||
| US4779059A (en) | Current mirror circuit | |
| US3717777A (en) | Digital to analog converter including improved reference current source | |
| US6556163B2 (en) | Analog to digital conversion device | |
| JPH0573292B2 (ja) | ||
| JPH0243371B2 (ja) | ||
| US7009547B2 (en) | Current steering folding circuit | |
| JP3052433B2 (ja) | レベルシフト回路 | |
| JP2000068947A (ja) | 受光用半導体集積回路 | |
| JP2540978B2 (ja) | レベル変換回路 | |
| SU1480094A1 (ru) | Выходной каскад операционного усилител | |
| JP2830516B2 (ja) | 電流比較器 | |
| JP2570480B2 (ja) | レベル変換回路 | |
| ATE346423T1 (de) | Transkonduktanzschaltung mit steuerbarer transkonduktanz für geringe speisepsannungen | |
| JPH09270693A (ja) | レベル変換回路 | |
| JP2882229B2 (ja) | 半導体集積回路 | |
| JPS63142910A (ja) | 信号処理回路 | |
| JPH0368574B2 (ja) | ||
| JPH11234111A (ja) | ドライバ回路とこれを具備した集積回路 | |
| JPS59228430A (ja) | 半導体回路 | |
| JPS6057772B2 (ja) | Ａ−ｄ変換器 | |
| JPS58114238A (ja) | 全加算器 | |
| JPS6235708A (ja) | シユミツト回路 |