JPS5818982A - 蒸着薄膜形成方法 - Google Patents

蒸着薄膜形成方法

Info

Publication number
JPS5818982A
JPS5818982A JP56117341A JP11734181A JPS5818982A JP S5818982 A JPS5818982 A JP S5818982A JP 56117341 A JP56117341 A JP 56117341A JP 11734181 A JP11734181 A JP 11734181A JP S5818982 A JPS5818982 A JP S5818982A
Authority
JP
Japan
Prior art keywords
layer
stencil
thin film
substrate
axis
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP56117341A
Other languages
English (en)
Other versions
JPH0363231B2 (ja
Inventor
Hiroyuki Abe
浩之 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP56117341A priority Critical patent/JPS5818982A/ja
Publication of JPS5818982A publication Critical patent/JPS5818982A/ja
Publication of JPH0363231B2 publication Critical patent/JPH0363231B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00Superconducting devices
    • H10N60/01Manufacture or treatment
    • H10N60/0912Manufacture or treatment of Josephson-effect devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physical Vapour Deposition (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 仁の発明はジ冒セ7ソン集積回路勢の製造プロセスにお
いて用いられる蒸着薄膜形1成方法及び蒸着薄膜形成装
置に胸するものである。
ジ曽セフノン集積回路(以下J−JICと略す)を構成
する薄膜層のパターン化にれリフトオフ法が用いられる
事が多い、リフトオフ法と社薄膜層を形成すべき基板上
に予めフォトレジスト層あるい紘電子ビームレジスト層
(以下まとめてレジスト層という)を含むパターンされ
たステンシル(8t@ncll :抜型O意)を形成し
、蒸着を施した後、余分の蒸着薄膜層を上記のレジスト
層を溶鱗し去る時に同時に除去する事により所要Oパタ
ーyを有する薄膜層を得る方法である。
第1図乃至第3図はJ−JIC製造工程において、ジ■
セy%)/y*合部を規定する絶縁体層例えばシリコン
モノキナイド層を形成する工程を説明する間両である。
第1図は種々のステンシルの構造及び構成を示す図面で
ある。第1図(1)は基板13上に形成されたフォトレ
ジスト層11と金属層12よシなる逆ヘヘル構造を有す
るステンシルの断mWAでib、第1図(b)は過露光
にようて逆ベベル構造を形成させた電子ビームレジスト
14よりなるステンシルの断面図であシ、第1図(c)
は有機溶媒によるl1面処理で逆ベベル構造を形成させ
たフォトレジスト15よりなるステンシルである。第1
図(d)はこ友らのステンシルの共通の平面図である。
ステンシルの形状を表わす主要力パラメータは、ステン
シル基部の大きさDl、ステンシル上端の大きさD2及
びステンシルの高さ■である。ここに逆ベベル構造とは
第1図(aL(bL(c)の各構造でみられるように、
ステンシル断面形状において、基板と接する基部が上端
部に比して、くびれた形になっているもの、即ちDX<
D2であるものをいう。
第2図は従来の蒸着薄膜形成方法での蒸着1糧を示す図
面である。超伝導金属層22が基板23上に形成され、
22.23上にはレジスト層を含み逆ベベル構造を有す
るステンシル21が形成されている。基板及び絶縁体蒸
発ソースは真空室内に設置されるが、この場合基板面の
中心点と蒸発ソースを結ぶ直線が基板面とほぼ直角にな
るように設定される。絶縁体蒸発ソースを加熱する事に
よシ、絶像体が蒸発し、基板上に堆積する。
第3図は従来の蒸着薄膜方法でのリフトオフ工程を示す
図面である。第3図(a)は堆積直後の状態が示されて
いる。絶縁体層24は、超伝導体層22の形成された基
板23上に、又絶縁体層25はステンシル21上に堆積
している。ステンシルに含まれるレジスト層を適当な溶
媒を用いて除去すると、絶縁体層25は、ステンシル共
々除去され、第3図(b)の断面図(C)の平面図にみ
られるように、基板上に、超伝導金属22、絶縁体層2
4が配さ丸た構造のものが得られる。超伝導金属層の表
面の一部は絶縁体層24の開孔部26に−おいて露光し
ている。絶縁体層25の境界即ち開孔部26の縁部にお
いては、ステップ状のR2M17が形成されている。
第4図は、従来の蒸着薄膜方法を用いて形成さ層32、
絶縁体層33が形成された基板31上に、ステンシル3
4を形成する。絶縁体層33の開孔部に露出する第1の
超伝導体層の表面を酸化して酸化膜バリア35を形成す
る。
次いで第2の超伝導体層36.37,38を堆積する。
リフトオフにより、ステンシル33、超伝導体層38を
除去すれば、第4図(b)、(c) K示される構造の
回路が得られる。
ジ璽七フソン接合は第4図(b)の32,35.36で
構成される超伝導金属−酸化膜バリアー超伝導体金属の
サンドイッチ構造として形成されている。
電気抵抗が零である配線を構成する超伝導金属層37と
、接合の一方の超伝導金属を構成する3bは電気的接続
がとられている必要があるが、第3図に関して述べたよ
うに、絶縁体層33の境界には、ステップ状の段差が形
成されている丸め、この部分で、30,31が断線する
、所謂る段切れ事故が発生する奉書享1哀ヰ喝事がある
。特に、第2の超伝導金属層の膜厚が薄い場合社段切れ
事故の発生率は着るしく大と表る。
上記のように、従来のリフトオフ法による蒸着薄膜形成
方法においては、形成された薄膜層の境界がステップ状
の段差となるという欠点があり、次段以後のプロ七スに
おいて形成される薄膜層の段切れ事故を発生させる原因
となっていた。
この発明は上記の欠点を解決せしめた蒸着薄膜形成方法
及び蒸着薄膜形成装置を提供することにある。
この発明によれば基板上に、フォトレジスト層又は電子
ビームレジスト層を含み、逆ベベル構造を有するステン
シルを形成し、この基板を自転させつつ、あゐいは自転
かつ公転させつつ斜蒸着を施し、上記レジスト層をリフ
トオフする事により、境界部分がテーパー状の段差とな
っている薄膜層を捲る事を特徴とする蒸着薄膜形成方法
及びこの蒸着薄膜形成方法を奥行するためのフォトレジ
スト層又は電子ビームレジスト層を含み逆ベベル構造を
有するステンシルが形成され九−個又は多数個の基板が
配置される、自転しあるいは自転しかつ公転する基板ホ
ルダと、蒸着ソースを真空室内に配置してなる蒸着薄膜
形成装置において、上記蒸発ソースの位置が、上記基板
ホルダの自転又は公転の軸上にない事を特徴とする蒸着
薄膜形成装置が得られる。
上記この発明によれば境界がテーバ状の段差となってい
る。蒸着薄膜層の形成を可能となる。
以下これらの発明につき図面を用いて詳細に説明する。
第5図及び第6図は第一の発明である蒸着薄膜形成方法
の一実施例における蒸着工程を説明する図面である。第
5図(a)ではステンシル51の形成され九−個の基板
52が基板平面と直交する軸のまわりに自転し、これに
矢印で示されるように、蒸着物質ビームが斜めに入射す
る。また第5wJ(b)においては、ステンシル51形
成された2個の基板52が基板千両と直交する軸のまわ
ルに自転しさらに、自転軸と平行な軸atわシに公転し
、これらの基板に矢印で示される蒸着物質のビームが斜
めに入射する。ここでステンシル51は、第1図に関し
て説明したもので、フォトレジスト層又は、電子ビーム
レジスト層を含み逆ベベル構造を有するものである。第
6園は、周期Tで自転し又は周期Tで自転しつつ公転し
ている基板に固定し九座標で見た場合の蒸着物質ビーム
の方向を示した感のである6図では四分の一周期毎のビ
ームの基板に対する入射方向を示している。61はレジ
スト層を含む逆ベベル構造ステンシル62は基板である
第7図は第一の特許請求範囲に記載された蒸着薄膜形成
方法の一実施例におけるリフトオフ工程を示す図面であ
る。蒸着が終了し友時点での断面構造を第7図(a)に
示す。この構造を得るには、基板72上に超伝導金属層
73を形成し、ついでレジスト層を含み逆ベベル構造を
有するステンシル71全形成し、第ill及び第6図K
m明した方法によって、絶縁体層74.75を堆積した
ものである。堆積時の蒸着物質ビームの入射方向が時間
的に変化するため、ステンシルの影になる部分の境界が
時間的に変化し、絶縁体層74の境界はテーパ状の段差
となる。適当な溶剤によりレジスト層を溶解し、ステン
シル7】及び絶縁体層75を除去すれば、第7図(b)
に示す構造が得られる。第7図(cl tiその斜視図
である。堆積された絶縁体層74で覆われていない超伝
導金属層表面の露出部分のパターン形状テーバ状段着の
傾斜角等は、ステンシルの形状を示すパラメータ、例え
ば第1図のDl、D、H及び蒸着ビームの入射角θにを
用いて、簡単な計算によって求める事ができる1例えげ
第7図(blにおける絶縁体層の露出部分の直径D3t
i次式で与えられる。
D3 =Max (Dl −Htauθ、Dl)第8図
は第7図(b)、(c)に示された、基板72、第1の
超伝導金属層73、絶縁体層74よシなる構造物上にジ
■セ7ザン接合を形成した結果を示す図面である。まず
74の開孔部に露出した730表面を酸化して酸化膜バ
リア75を形成し、ついで、第2の超伝導金属層76.
77を真空蒸着法によって堆積する。74.75.76
 Kよってジ冒セフψノ接合が構成され、77社配線部
を構成する。
絶縁体層740境界はテーバ状OR差となつており、ジ
謬七フツン接合部の超伝導金属層76と配線部の超伝導
金属層77は1段切れ”によって断線する事はない。
尚上記の説明においては絶縁体層の形成に対して、この
発明による蒸着薄膜形成方法を適用した実施例について
述べたが、これKとどまらず、1段切れ”を防止するた
めにテーパ状の段差が必要とされる薄膜層の形成に広く
、仁の発明状適用可能である。
第9図は、第二の発明である蒸着薄膜形成装置の一実施
例を示す図面である。真空ポンプ91で排気される真窒
室92内に第9図(−においては自転する基板ホルダ9
3、第9図(−においては互に平行な軸のまわりに自転
及び公転する基板ホルダ94が配置される。基板ホルダ
上にはレジスト層を含み逆ベベル構造を有するステンシ
ルが形成されえ、−個又は多数側の基板95を回転軸を
直交するように取につける事ができる0図中の一点鎖線
は自転軸(第9図1m) )、又は自転軸(第9図1b
l)を示す、蒸着ソース964真空富92内に配置され
るが、その位置は自転軸(第9図(C))又社会転軸(
第9儲(b))の上にない0本装置によつて、自転する
又は、自転かつ金板する基板上に蒸着物質ビームを斜め
に入射させる事ができる。
以上述べたように、この発明によって提供される蒸着薄
膜形成方法及び蒸着薄膜形成方法によれば、レジスト層
を含み逆ベベル構造を有するステンシルが形成され九基
板上に、周期的に変化する蒸着物質ビームを入射、堆積
させる事によシ、境界がテーパ状の段差となっている薄
膜層を形成する事ができるという利点であ〉、ジ璽セフ
ツン集積回路勢の製造プロセスにおいてその効果轄大で
ある。
【図面の簡単な説明】
第11!1Itiフオトレジスト層又は電子ビームレジ
スト層を含み、逆ベベル構造を有するステンシルを説明
するための図面である。 第2図句至第4図は従来の蒸着薄膜形成法を説明する図
面であシ、第2図は蒸着工程、第3図けり7トオフエ程
、第4図はジ替セフv7接合形成工橿を示す。 第5図乃至第8図は第一の特許請求範囲に記載されえ、
蒸着薄膜形成方法の一実施例を説明するための図面であ
プ、第5図及び第6図は蒸着工程、第7図はリフトオツ
工程、第8図はジ曹セフ!ン接合工程を示す。 第9図は第二の特許請求範囲に記載された蒸着薄膜形成
装置の一実施例を説明するための図面で金属層、13.
23.31.52.62.72は基板14祉電子ビ一ム
レジスト層21.33.51.61.71はステンシル
、22.36.37.38.73.77超伝導金属層、
24.25.33.74.75は絶縁体層、35は酸化
膜バリア、91は真空ポンプ、92は真空室、93.9
4は基板ホルダー、95は基板、96は蒸着ソースを示
す。 第1図 (α) 4 (b) 5 (C) ((1) 第2図 第3図 (Q) (b) (C) 第4図 (12) (b) (C) 第5図 第6図 t−7r     t=7 第7図 #、8図 1 wi、q図 (α) (b) 手続補正書昧創 昭和  草7・2・〃  日 特許庁長官 殿 1、事件の表示  昭和56年特許  願第1111 
号2・ 発1″0名称   蒸着薄膜影成方法及び蒸着
薄膜形成装置3、補正をする者 事件との関係       出 願 人東京都港区芝五
丁目33番1号 (423)   日本電気株式会社 代表者 関本忠弘 4、代理人 5、補正命令の日付  昭和57都1月に日(発送日)
6、補正の対象 明細書の図面の簡単な説明の欄 7、補正の内容

Claims (1)

  1. 【特許請求の範囲】 1、基板上に、フォトレジスト層又は電子ビームレジス
    ト層を含み、逆ベベル構造を有するステンシルを形成し
    、この基板を自転させつつ、あるいは自転かつ公転させ
    つつ斜蒸着を施し、上記レジスト層をり7トオフする事
    によシ、境界部分がテーパー状の段差となっている薄膜
    層を得る事を**とする蒸着薄膜形成方法。 λ フォトレジスト層又は電子ビームレジスト層を含み
    逆ベベル構造を有するステンシルが形成された一個又は
    多数個の基板が配置される。自転しあるいは自転しかつ
    公転する基板ホルダと、蒸発ソースを真空室内に配置し
    てなす、上記蒸発ソースの位置が、上記基板ホルダの自
    転又は公転の軸上にない事を特徴とする蒸着薄膜形成装
    置。
JP56117341A 1981-07-27 1981-07-27 蒸着薄膜形成方法 Granted JPS5818982A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56117341A JPS5818982A (ja) 1981-07-27 1981-07-27 蒸着薄膜形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56117341A JPS5818982A (ja) 1981-07-27 1981-07-27 蒸着薄膜形成方法

Publications (2)

Publication Number Publication Date
JPS5818982A true JPS5818982A (ja) 1983-02-03
JPH0363231B2 JPH0363231B2 (ja) 1991-09-30

Family

ID=14709303

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56117341A Granted JPS5818982A (ja) 1981-07-27 1981-07-27 蒸着薄膜形成方法

Country Status (1)

Country Link
JP (1) JPS5818982A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60224286A (ja) * 1984-04-21 1985-11-08 Nippon Telegr & Teleph Corp <Ntt> トンネル接合型ジヨセフソン素子の製法
JPH04110099U (ja) * 1990-11-30 1992-09-24 タツタ電線株式会社 音声変換素子用コイル

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55146927A (en) * 1979-05-07 1980-11-15 Citizen Watch Co Ltd Film forming device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55146927A (en) * 1979-05-07 1980-11-15 Citizen Watch Co Ltd Film forming device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60224286A (ja) * 1984-04-21 1985-11-08 Nippon Telegr & Teleph Corp <Ntt> トンネル接合型ジヨセフソン素子の製法
JPH04110099U (ja) * 1990-11-30 1992-09-24 タツタ電線株式会社 音声変換素子用コイル

Also Published As

Publication number Publication date
JPH0363231B2 (ja) 1991-09-30

Similar Documents

Publication Publication Date Title
JPH036675B2 (ja)
CN111900131A (zh) 一种半导体晶圆的密封环结构及其制备方法
EP0411985B1 (fr) Procédé de formation du réseau multicouche d&#39;une carte de connexion d&#39;au moins un circuit intégré de haute densité
JPS5818982A (ja) 蒸着薄膜形成方法
US4418095A (en) Method of making planarized Josephson junction devices
US5554884A (en) Multilevel metallization process for use in fabricating microelectronic devices
JPS614244A (ja) 半導体装置の製造方法
JP3349001B2 (ja) 金属膜の形成方法
JPS5893329A (ja) 絶縁層の平担化方法
JP2993044B2 (ja) 半導体装置の製造方法
JPS62118539A (ja) 多層配線の形成方法
JPS58115835A (ja) 半導体装置の埋込配線形成方法
JPH01186657A (ja) 半導体装置の製造方法
JPH0532915B2 (ja)
JPS61144083A (ja) ジヨセフソン接合素子の形成方法
JPS63260051A (ja) 半導体装置
JPS5827664B2 (ja) 平坦表面を有する装置の製造方法
JPS61183943A (ja) 電極配線法
KR100334404B1 (ko) 고온 초전도체 소자의 제조 방법
JPS63250842A (ja) 半導体装置の製造方法
JPS5961144A (ja) 半導体装置の製造方法
JPS58125880A (ja) ジヨセフソン接合素子
JPS61172327A (ja) 導体膜の堆積方法
JPS6226843A (ja) 電極金属配線パタ−ンの形成方法
JPH01273334A (ja) 半導体装置の製造方法