JPS614244A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS614244A JPS614244A JP59124941A JP12494184A JPS614244A JP S614244 A JPS614244 A JP S614244A JP 59124941 A JP59124941 A JP 59124941A JP 12494184 A JP12494184 A JP 12494184A JP S614244 A JPS614244 A JP S614244A
- Authority
- JP
- Japan
- Prior art keywords
- film
- wirings
- wiring
- openings
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/069—Manufacture or treatment of conductive parts of the interconnections by forming self-aligned vias or self-aligned contact plugs
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体装置の製造方法に関するものであって、
高密度ＬＳＩにおける多層配線を形成するのに用いて最
適なものである。
高密度ＬＳＩにおける多層配線を形成するのに用いて最
適なものである。
背景技術とその問題点
］、、 Ｓ １における多層配線は、従来例えば次のよ
うな方法により形成されていた。即ち、第１図に示すよ
うに、シリコン基板１の表面に形成されているＳｊＯ，
膜２上に第１層のｎｉ配線３を形成し、次いでこの第１
層の＾ｌ配ｗＡ３を被覆するように、層間絶縁膜として
のＰＳＧＳｉＯ２成した後、このＰＳＧＳｉＯ２定部分
をエツチング除去して開口４ａ（コンタクト・ホール）
を形成する。なお開口４ａの一ト端にはテーバ４ｂを形
成しておく。
うな方法により形成されていた。即ち、第１図に示すよ
うに、シリコン基板１の表面に形成されているＳｊＯ，
膜２上に第１層のｎｉ配線３を形成し、次いでこの第１
層の＾ｌ配ｗＡ３を被覆するように、層間絶縁膜として
のＰＳＧＳｉＯ２成した後、このＰＳＧＳｉＯ２定部分
をエツチング除去して開口４ａ（コンタクト・ホール）
を形成する。なお開口４ａの一ト端にはテーバ４ｂを形
成しておく。
次に全面にＡｊｌ膜を被着形成し、次いでこのＡＬ膜を
パターンニングすることにより、上記開口４ａを通じて
第１層のＡＮ配線３と接続されている第２層のＡ／配線
５を形成する。このようにして、へｐ配線３とＡｆｆ配
線５とから成る２層配線が形成される。
パターンニングすることにより、上記開口４ａを通じて
第１層のＡＮ配線３と接続されている第２層のＡ／配線
５を形成する。このようにして、へｐ配線３とＡｆｆ配
線５とから成る２層配線が形成される。
ところが、ＬＳＩの高密度化に伴って素子が微細化され
た結果、次のような問題が生じている。
た結果、次のような問題が生じている。
即ち、素子の微細化は、ＬＳＩの動作速度の低下防止、
１個のトランジスタの取扱い電荷量の減少防止、駆動電
圧を５ｖに固定すること等の理由により縦方向（厚さま
たは深さ方向）のスケーリングには限界があるため、主
に横力向（平面十）のスケーリングによって行われてい
る。しかしながら、このように横方向のスケーリングが
行われると、上述の第１図に示す開口４ａの径ｄに対す
るその深さｈの比ｈ／ｄ、即ちいわゆるアスペクト比（
ａｓｐｅｃｔ ｒａｔｉｏ）が大きくなり、この結果
、開口４ａの近傍において第２層のＡｆｆ配線５のステ
ップ・カバレンジ（ｓｔｅｐ ｃｏｖｅｒａｇｅ）が悪
化してＡρ配線５の断線等が生じやすい。これを防止す
るために、従来は開口４ａの上端に第１図に示すように
テーパ４ｂを形成することにより、開口４ａの近傍での
Ａｆｉ配線５のステップ・カバレンジを改善させていた
。しかし、このような方法では、第１に、アスペクト比
が大きくなった場合（特に０．５以上の場合）、へβ配
線５のステップ・カバレンジが第２図に示すよう番こ悪
くなるので、へｌシ 配線５の断線を
避けるのが難しい。また第２に、開口４ａにテーパ４ｂ
を形成することによって良好なステップ・カバレッジを
得ようとする場合には、第３閣に示すように、テーパ４
ｂの横方向及び縦方向の寸法ｔ、ｔ’を開口４ａの径ｄ
及び深さｈに対して大きくしなければならないので、Ｌ
ＳＩの高密度化に適さない。第３に、第４図に示すよう
にＰＳＧ膜４の厚さが互いに異なる領域にそれぞれへβ
配線３ａ、３ｂに達する開口４ｃ。
１個のトランジスタの取扱い電荷量の減少防止、駆動電
圧を５ｖに固定すること等の理由により縦方向（厚さま
たは深さ方向）のスケーリングには限界があるため、主
に横力向（平面十）のスケーリングによって行われてい
る。しかしながら、このように横方向のスケーリングが
行われると、上述の第１図に示す開口４ａの径ｄに対す
るその深さｈの比ｈ／ｄ、即ちいわゆるアスペクト比（
ａｓｐｅｃｔ ｒａｔｉｏ）が大きくなり、この結果
、開口４ａの近傍において第２層のＡｆｆ配線５のステ
ップ・カバレンジ（ｓｔｅｐ ｃｏｖｅｒａｇｅ）が悪
化してＡρ配線５の断線等が生じやすい。これを防止す
るために、従来は開口４ａの上端に第１図に示すように
テーパ４ｂを形成することにより、開口４ａの近傍での
Ａｆｉ配線５のステップ・カバレンジを改善させていた
。しかし、このような方法では、第１に、アスペクト比
が大きくなった場合（特に０．５以上の場合）、へβ配
線５のステップ・カバレンジが第２図に示すよう番こ悪
くなるので、へｌシ 配線５の断線を
避けるのが難しい。また第２に、開口４ａにテーパ４ｂ
を形成することによって良好なステップ・カバレッジを
得ようとする場合には、第３閣に示すように、テーパ４
ｂの横方向及び縦方向の寸法ｔ、ｔ’を開口４ａの径ｄ
及び深さｈに対して大きくしなければならないので、Ｌ
ＳＩの高密度化に適さない。第３に、第４図に示すよう
にＰＳＧ膜４の厚さが互いに異なる領域にそれぞれへβ
配線３ａ、３ｂに達する開口４ｃ。
４ｄをエツチングにより同時に形成する場合１．深さが
小さい方の開口４ｄの径がテーパ４ｂを形成しない場合
に比べてかなり大きくなってしまう。
小さい方の開口４ｄの径がテーパ４ｂを形成しない場合
に比べてかなり大きくなってしまう。
なお例えば回路基板等の分野において上述と同様な問題
を解決するための技術として、特開昭５５−８６１９８
号公報には液状導電材を用いたコンタクト・ホールの接
続方法が、また特開昭５５〜１０８１０３号公報及び特
開昭５６−１３４４０４号公報にはガリウムを主体とし
た液状導電材がそれぞれ開示されている。
を解決するための技術として、特開昭５５−８６１９８
号公報には液状導電材を用いたコンタクト・ホールの接
続方法が、また特開昭５５〜１０８１０３号公報及び特
開昭５６−１３４４０４号公報にはガリウムを主体とし
た液状導電材がそれぞれ開示されている。
発明の目的
本発明は、上述の問題にかんがみ、多層配線を形成する
ための従来の半導体装置の製造方法が有する上述のよう
な欠点を是正した半導体装置の製造方法を提供すること
を目的とする。
ための従来の半導体装置の製造方法が有する上述のよう
な欠点を是正した半導体装置の製造方法を提供すること
を目的とする。
発明の概要
本発明に係る半導体装置の製造方法は、第１の絶縁膜上
に第１の配線を形成する工程と、」−２記第１の配線及
び上記第１の絶縁膜を被覆する第２の絶縁膜を形成する
工程と、上記第２の絶縁膜に上記第１の配線に達する開
口を形成する工程と、少なくとも上記第２の絶縁膜の上
−Ｈｅ開口をまり！めるようｔこ流動性を有する導電性
物質を形成する二［稈止、上記流動性を有する導電性物
質を同化さセる工程と、上記固化された上記導電性物質
と接続されている第２の配線を上記第２の絶縁成子に形
成する工程とをそれぞれ具備している。このよりにする
ことによって、第２の絶縁膜の開Ｆ」の７スペクト比が
大きい場合においても、開口の近傍において配線の断線
を生ずることなく第２の配線を形成す゛ることができる
。
に第１の配線を形成する工程と、」−２記第１の配線及
び上記第１の絶縁膜を被覆する第２の絶縁膜を形成する
工程と、上記第２の絶縁膜に上記第１の配線に達する開
口を形成する工程と、少なくとも上記第２の絶縁膜の上
−Ｈｅ開口をまり！めるようｔこ流動性を有する導電性
物質を形成する二［稈止、上記流動性を有する導電性物
質を同化さセる工程と、上記固化された上記導電性物質
と接続されている第２の配線を上記第２の絶縁成子に形
成する工程とをそれぞれ具備している。このよりにする
ことによって、第２の絶縁膜の開Ｆ」の７スペクト比が
大きい場合においても、開口の近傍において配線の断線
を生ずることなく第２の配線を形成す゛ることができる
。
実施例
以下本発明に係る半導体装置の製造方法の一実施例につ
き図面を参照しながら説明する。
き図面を参照しながら説明する。
第５Δ図に示すように、第４図と同様にシリコン基板１
の表面にＳｉＯ２膜２（第１層の絶縁膜）を形成する。
の表面にＳｉＯ２膜２（第１層の絶縁膜）を形成する。
な」５このＳｉｎ、膜２のうらの膜厚の大きい部分及び
膜厚の小さい部分がそれぞれフィールド酸化膜２ａ及び
例えばゲート酸化膜２ｂを構成し、これらのフィールド
酸化膜２ａとゲート酸化膜２ｂとの間に段差２ｃが形成
されている。次に５４０２膜２上に例えばスパッタ法に
よりＡＡ膜を被着形成し、次いでこのＡＩ！膜の所定部
分をエンチング除去して第１層のＡβ配線３ａ、３ｂを
形成する。次に例えばＣＶＤ、；４により全面にＰＳＧ
膜４を被着形成し、次いで公知の平坦化プロセスにより
ＰＳＧＩ＋９４の表面を第５Ａ図に示すように平坦化す
る。この後、反応性イオンエソヂング（ＲＩＦ、）によ
りＰＳＧ膜４の所定部分をエツチング除去して、へρ配
線３ａ、３・ｂに達する開口４ｃ。
膜厚の小さい部分がそれぞれフィールド酸化膜２ａ及び
例えばゲート酸化膜２ｂを構成し、これらのフィールド
酸化膜２ａとゲート酸化膜２ｂとの間に段差２ｃが形成
されている。次に５４０２膜２上に例えばスパッタ法に
よりＡＡ膜を被着形成し、次いでこのＡＩ！膜の所定部
分をエンチング除去して第１層のＡβ配線３ａ、３ｂを
形成する。次に例えばＣＶＤ、；４により全面にＰＳＧ
膜４を被着形成し、次いで公知の平坦化プロセスにより
ＰＳＧＩ＋９４の表面を第５Ａ図に示すように平坦化す
る。この後、反応性イオンエソヂング（ＲＩＦ、）によ
りＰＳＧ膜４の所定部分をエツチング除去して、へρ配
線３ａ、３・ｂに達する開口４ｃ。
４ｄを形成する。なおＰＳＧｌｌｕ４の表面が上述のよ
う、に平坦化された結果、開口４ｃ、４ｄの深さは互い
に異なり、開口４ｃの方が開口４ｄよりも深くなってい
る。またシリコン基板１内には所定の拡散層（例えばＭ
ＯＳ ＬＳＩにおい°ζはソース領域及びドレイン領
域等）が形成されているが、第５Ａ図においてはそれら
の図示を省略した（以下同様）。
う、に平坦化された結果、開口４ｃ、４ｄの深さは互い
に異なり、開口４ｃの方が開口４ｄよりも深くなってい
る。またシリコン基板１内には所定の拡散層（例えばＭ
ＯＳ ＬＳＩにおい°ζはソース領域及びドレイン領
域等）が形成されているが、第５Ａ図においてはそれら
の図示を省略した（以下同様）。
次に第５Ｂ図に示すように、例えば粒径が約３００人の
Ａｇ粉末が混合されているアルコール等の有機溶剤（導
電性物質）をスプレー（霧状またはシャワー状）法等に
より全面に塗４１シ、次いでベーキング等の熱処理を行
って上記有機溶剤を蒸発させる。この結果、第５Ｃ図に
示すように、−に記聞ロ４ｃ、４ｄの内部及び上記ＰＳ
Ｇ膜４十に上記Ａｇ粉末が堆積する。このよ・うにして
、ＰｓＧ膜４の開口４ｃ、４ｄがＡｇ粉末によって埋め
られる。なお上記Ａｇ粉末から成る膜を以下においては
導電膜１０と称する。
Ａｇ粉末が混合されているアルコール等の有機溶剤（導
電性物質）をスプレー（霧状またはシャワー状）法等に
より全面に塗４１シ、次いでベーキング等の熱処理を行
って上記有機溶剤を蒸発させる。この結果、第５Ｃ図に
示すように、−に記聞ロ４ｃ、４ｄの内部及び上記ＰＳ
Ｇ膜４十に上記Ａｇ粉末が堆積する。このよ・うにして
、ＰｓＧ膜４の開口４ｃ、４ｄがＡｇ粉末によって埋め
られる。なお上記Ａｇ粉末から成る膜を以下においては
導電膜１０と称する。
次に第５Ｄ図に示すように、スパッタ法（または真空蒸
着法）によりへβ膜ＩＩ（または八β−４Ｓｉ合金膜等
）を全面に被着形成し、次いでこのへｌ膜１１上にフォ
トレジスト１２を塗布しまた後、このフォトレジスト１
２をパターンニングして所定形状のフォトレジスト１２
ａ、１２１）を形成する。次にこれらのフォトレジスト
１２ａ、１２ｂをマスクとして例えば既述と同様なＲＩ
Ｅにより上記＾ｌ膜１１及び導電膜１０を順次エツチン
グすることにより、＾ｌ膜１１ａ、ｌｌｂと、Ａｇ粉末
から成る導電膜１０ａ、１０ｂとから成る２層構造の配
線１４ａ、１４ｂを形成する。この後、フォトレジス）
１２２．１２ｂを除去して、Ａｊ２配線３ａ、３ｂと配
線１４ａ、１４ｂとの２層配線構造の半導体装置を完成
させる。
着法）によりへβ膜ＩＩ（または八β−４Ｓｉ合金膜等
）を全面に被着形成し、次いでこのへｌ膜１１上にフォ
トレジスト１２を塗布しまた後、このフォトレジスト１
２をパターンニングして所定形状のフォトレジスト１２
ａ、１２１）を形成する。次にこれらのフォトレジスト
１２ａ、１２ｂをマスクとして例えば既述と同様なＲＩ
Ｅにより上記＾ｌ膜１１及び導電膜１０を順次エツチン
グすることにより、＾ｌ膜１１ａ、ｌｌｂと、Ａｇ粉末
から成る導電膜１０ａ、１０ｂとから成る２層構造の配
線１４ａ、１４ｂを形成する。この後、フォトレジス）
１２２．１２ｂを除去して、Ａｊ２配線３ａ、３ｂと配
線１４ａ、１４ｂとの２層配線構造の半導体装置を完成
させる。
上述の実施例によれば、第５Ｂ図に示す工程において、
Ａｇ粉末が混合されている有機溶剤を全面に塗布し、次
いで熱処理を行って有機溶剤を蒸発させることによりＡ
ｇ粉末から成る導電膜１０を形成しているので、次のよ
うな利点がある。即ち、ＰＳＧＳｎＯ２［二１４ｃ、４
ｄは共に導電膜１ｏで完全に埋められている゛ため、こ
れらの開口４ｃ。
Ａｇ粉末が混合されている有機溶剤を全面に塗布し、次
いで熱処理を行って有機溶剤を蒸発させることによりＡ
ｇ粉末から成る導電膜１０を形成しているので、次のよ
うな利点がある。即ち、ＰＳＧＳｎＯ２［二１４ｃ、４
ｄは共に導電膜１ｏで完全に埋められている゛ため、こ
れらの開口４ｃ。
４ｄのアスペクト比が例えば０．５以上であっても、こ
れらの開口４ｃ、４ｄの近傍においてＡＺ膜１１ａ、Ｉ
ｌｂのステップ・カバ１／ソジが悪くなってへｌ膜ｔｉ
ａ、ｚｂ、従って配線１４ａ。
れらの開口４ｃ、４ｄの近傍においてＡＺ膜１１ａ、Ｉ
ｌｂのステップ・カバ１／ソジが悪くなってへｌ膜ｔｉ
ａ、ｚｂ、従って配線１４ａ。
１４ｂが断線を生じることがない。また＾β膜１１ａ、
ｌｌｂのうちの開口４ｃ、４ｄに対Ｊ＋６する部分に凹
部が生じないため、多層配線を形成する上で有利である
。同様に、配線の断線を防止するために、従来のように
開口４ｃ、ｊｄの上端にテーパを設ける必要がないので
、製造工程が比較的簡単であるという利点もある。
ｌｌｂのうちの開口４ｃ、４ｄに対Ｊ＋６する部分に凹
部が生じないため、多層配線を形成する上で有利である
。同様に、配線の断線を防止するために、従来のように
開口４ｃ、ｊｄの上端にテーパを設ける必要がないので
、製造工程が比較的簡単であるという利点もある。
さらに、上述のように開口４ｃ、４ｄにテーパを設ける
必要がないので、これらの開ｒＩＩ７Ｉｃ、４ｄの深さ
が互いに異なるにもかかわらず、第４図に関連して述べ
たように深さの小さい方の開］］４ｄの径がテーパを形
成するためのエツチングにより、開口４Ｃの径に比べて
大きくなるとい・う問題を解決することができる。従っ
て、」二連の実施例と同様な工程を繰り返すことにより
、２層以上の多層配線を形成することが可能である。
必要がないので、これらの開ｒＩＩ７Ｉｃ、４ｄの深さ
が互いに異なるにもかかわらず、第４図に関連して述べ
たように深さの小さい方の開］］４ｄの径がテーパを形
成するためのエツチングにより、開口４Ｃの径に比べて
大きくなるとい・う問題を解決することができる。従っ
て、」二連の実施例と同様な工程を繰り返すことにより
、２層以上の多層配線を形成することが可能である。
また上述の実施例によれば、開０４ｃ、４ｄにテーパを
形成しないでも開口４ｃ、４ｄの近傍において＾ｐ膜１
１ａ、ｌｌｂの断線を生ずることがないので、ごれらの
開口４ｃ、４ｄの間隔を小さくすることができ、このた
めＬＳＩを高密度化する上で極めて有利である。
形成しないでも開口４ｃ、４ｄの近傍において＾ｐ膜１
１ａ、ｌｌｂの断線を生ずることがないので、ごれらの
開口４ｃ、４ｄの間隔を小さくすることができ、このた
めＬＳＩを高密度化する上で極めて有利である。
本発明は上述の実施例に限定されるものではなく、本発
明の技術的思想に基づく種々の変形が可能である。例え
ば、上述の実施例においては、流動性を有する導電性物
質として、Ａｇ粉末が混合された有ｉ溶剤を用いたが、
有機溶剤の代わりにエポキシ樹脂等の流動性を有する有
機接着剤等を用いてもよく、またＡｇ粉末の代わりに、
ＡＩ Ｃ１Ｃｕ等の金属の粉末を１種または複数種同時
に混合させた有４！！溶剤または有機接着剤等を用いて
もよい。なお例えば金属粉末が混合された有機接着剤を
用いた場合、塗布時においては絶縁物であったとしても
、その後に熱処理を行ったりレーザビーム等により塗布
膜に局所的にエネルギーを与えたりすることによって導
電性を付与することができる。さらに、流動性を有する
導電性物質としては、加熱等の処理を行って軟化させた
金属等を用いることも可能である。
明の技術的思想に基づく種々の変形が可能である。例え
ば、上述の実施例においては、流動性を有する導電性物
質として、Ａｇ粉末が混合された有ｉ溶剤を用いたが、
有機溶剤の代わりにエポキシ樹脂等の流動性を有する有
機接着剤等を用いてもよく、またＡｇ粉末の代わりに、
ＡＩ Ｃ１Ｃｕ等の金属の粉末を１種または複数種同時
に混合させた有４！！溶剤または有機接着剤等を用いて
もよい。なお例えば金属粉末が混合された有機接着剤を
用いた場合、塗布時においては絶縁物であったとしても
、その後に熱処理を行ったりレーザビーム等により塗布
膜に局所的にエネルギーを与えたりすることによって導
電性を付与することができる。さらに、流動性を有する
導電性物質としては、加熱等の処理を行って軟化させた
金属等を用いることも可能である。
なお上述の実施例において用いる導電性物質は、ＬＳＩ
の配線材料として用いられる＾ｊ！ 、 Ｍｏ、 Ｔｉ
、Ｗ 、Ｐｔ、 Ａｕ等の金属、これらの金属の合金、
これらの金属とシリコンとの化合物（金属ケイ化物）及
びシリコン等との接触抵抗が数百Ω〜数にΩ（面積抵抗
率で表して１０−４〜ｔｏ−Ｓ０ｃｍ”）以下であると
共に、下地材料に対してオーミック接触となるのが好ま
しい。なお接触抵抗を減少させたりオーミック接触させ
たりするために必要に応じて加熱処理を行ってもよい。
の配線材料として用いられる＾ｊ！ 、 Ｍｏ、 Ｔｉ
、Ｗ 、Ｐｔ、 Ａｕ等の金属、これらの金属の合金、
これらの金属とシリコンとの化合物（金属ケイ化物）及
びシリコン等との接触抵抗が数百Ω〜数にΩ（面積抵抗
率で表して１０−４〜ｔｏ−Ｓ０ｃｍ”）以下であると
共に、下地材料に対してオーミック接触となるのが好ま
しい。なお接触抵抗を減少させたりオーミック接触させ
たりするために必要に応じて加熱処理を行ってもよい。
また上記導電性物質は上述のような種々の配線材料や、
１． Ｓ ］において用いられるＳｉＯ２，５ＩＪ４、
有機絶縁物等の絶縁物との密着性が高いことが好ましい
。なお密着性の向上のために必要に応じて加熱処理をし
てもよい。
１． Ｓ ］において用いられるＳｉＯ２，５ＩＪ４、
有機絶縁物等の絶縁物との密着性が高いことが好ましい
。なお密着性の向上のために必要に応じて加熱処理をし
てもよい。
さらに上記導電性物質は、常温または上記加熱処理に用
いる程度の温度で配線１料、半導体及び絶、 、
！！ＩＩ″″′″１°’４Ｂ＄５ｊｊｅ；ｔ”Ｍ Ｃ
Ｉ−ｋ ’１４”１線及び絶縁破壊等を生じないのが好
ましい。
いる程度の温度で配線１料、半導体及び絶、 、
！！ＩＩ″″′″１°’４Ｂ＄５ｊｊｅ；ｔ”Ｍ Ｃ
Ｉ−ｋ ’１４”１線及び絶縁破壊等を生じないのが好
ましい。
また上述の実施例においては、Ａ［ｉ粉末が混合された
有機溶剤をスプレー法により塗布したが、必要に応じて
スピン・コート法等の他の方法を用いることも可能であ
る。
有機溶剤をスプレー法により塗布したが、必要に応じて
スピン・コート法等の他の方法を用いることも可能であ
る。
さらに上述の実施例においては、第５Ｃ図に示すように
導電膜１０を全面に形成し、次いでＡｎ膜１１を形成し
たが、次のようにしてもよい。即し、導電膜ｌＯを形成
後、ＲＩＥによりこの導電膜１０をエツチングして第６
Ａ図に示す状態とした後、第６Ｂ図に示すように、第５
Ｄ図と同様にへｌ膜１１及びフォトレジスト１２ａ、１
２ｂを形成し、次いで第６Ｃ図に示すようにフォトレジ
スト１２ａ、１２ｂをマスクとしてＩｆ膜１１をＲｌ
’Ｆ、によりエツチングして第２層のへｌ配線５ａ、５
ｂを形成してもよい。
導電膜１０を全面に形成し、次いでＡｎ膜１１を形成し
たが、次のようにしてもよい。即し、導電膜ｌＯを形成
後、ＲＩＥによりこの導電膜１０をエツチングして第６
Ａ図に示す状態とした後、第６Ｂ図に示すように、第５
Ｄ図と同様にへｌ膜１１及びフォトレジスト１２ａ、１
２ｂを形成し、次いで第６Ｃ図に示すようにフォトレジ
スト１２ａ、１２ｂをマスクとしてＩｆ膜１１をＲｌ
’Ｆ、によりエツチングして第２層のへｌ配線５ａ、５
ｂを形成してもよい。
また上述の実施例においては、ＰＳＧＳｉＯ４ｌＴｌ４
ｃ、４ｄの内部全体に亘って導電性物質を形成したが、
例えば第７図に示すように、開口４ｃ。
ｃ、４ｄの内部全体に亘って導電性物質を形成したが、
例えば第７図に示すように、開口４ｃ。
４ｄの底部にのみ導電性物質を形成しても、これらの開
口４ｃ、４ｄの深さが実効的に減少する結果アスペクト
比が小さくなるので、上述の実施例と同様に開口４ｃ、
４ｄの近傍におりる配線１４ａ、１４ｂ（図示せず）の
断線を防ｌにすることができる。
口４ｃ、４ｄの深さが実効的に減少する結果アスペクト
比が小さくなるので、上述の実施例と同様に開口４ｃ、
４ｄの近傍におりる配線１４ａ、１４ｂ（図示せず）の
断線を防ｌにすることができる。
なお上述の実施例においては、第５Ａ図に示す工程にお
いてＰＳＧＳｉＯ４面を平ＬＩｉ化したが、この平坦化
は必ずしも必要ではなく、必要に応じて省略可能である
。
いてＰＳＧＳｉＯ４面を平ＬＩｉ化したが、この平坦化
は必ずしも必要ではなく、必要に応じて省略可能である
。
発明の効果
本発明に係る半導体装置の製造方法によれば、特に、少
なくとも第２の絶縁膜の開１」を埋めるように流動性を
有する導電性物質を形成しているので、開口のアスペク
ト比が高い場合においても、上記開口の近傍において配
線の断線を生ずることな（第２の配線を形成することが
できる。
なくとも第２の絶縁膜の開１」を埋めるように流動性を
有する導電性物質を形成しているので、開口のアスペク
ト比が高い場合においても、上記開口の近傍において配
線の断線を生ずることな（第２の配線を形成することが
できる。
第１図及び第２図は従来の半導体装置におりる眉間絶縁
膜の開口近傍の配線の形状を示す断面図、第３図は従来
の半導体装置における層間絶縁Ｊｌｕの開口の上端に大
きなテーパが形成されている状態を示す断面図、第４図
は従来の半導体装置における眉間絶縁膜に互いに深さが
異なる開口が形成されている状態を示す断面図、第５Ａ
図〜第５Ｅ図は本発明に係る半導体装置の製造方法の一
実施例を工程順に示す断面図、第６Ａ図〜第６Ｃ図は本
発明の詳細な説明するための第５Ｃ図〜第５Ｅ図と同様
な断面図、第７図は第６Ａ図〜第６Ｃ図に示す変形側止
は異なる変形例を示す第５Ｃ図と同様な断面図である。 なお図面に用いた符号において、 ２ −−一−−−−−−−−５ｉＯ，ｚ膜（第１の絶縁
膜）２ｃｍニー−−−−＝−一−−一段差 ３ 、３ａ 、 ３ｂ−−−−−＾＃１ｍｃ！線（第１
の配線）４−−−−−−−−−−−−−Ｐ Ｓ Ｇ膜（
第２の絶縁膜）４ ａ 、 ４ ｃ 、 ４ ｄ−−−
一開口５−〜−−−−−−−−−− Ａ ４配線５ａ＋
５ｂ −−−−へｌ配線（第２の配線）１０−−−
−−−−−−一導電膜（固化された導電性物質）１１ａ
、 ｌｌｂ −−−−Ａ １２膜１４ａ、１４ｈ−−−
−配線（第２の配線）である。
膜の開口近傍の配線の形状を示す断面図、第３図は従来
の半導体装置における層間絶縁Ｊｌｕの開口の上端に大
きなテーパが形成されている状態を示す断面図、第４図
は従来の半導体装置における眉間絶縁膜に互いに深さが
異なる開口が形成されている状態を示す断面図、第５Ａ
図〜第５Ｅ図は本発明に係る半導体装置の製造方法の一
実施例を工程順に示す断面図、第６Ａ図〜第６Ｃ図は本
発明の詳細な説明するための第５Ｃ図〜第５Ｅ図と同様
な断面図、第７図は第６Ａ図〜第６Ｃ図に示す変形側止
は異なる変形例を示す第５Ｃ図と同様な断面図である。 なお図面に用いた符号において、 ２ −−一−−−−−−−−５ｉＯ，ｚ膜（第１の絶縁
膜）２ｃｍニー−−−−＝−一−−一段差 ３ 、３ａ 、 ３ｂ−−−−−＾＃１ｍｃ！線（第１
の配線）４−−−−−−−−−−−−−Ｐ Ｓ Ｇ膜（
第２の絶縁膜）４ ａ 、 ４ ｃ 、 ４ ｄ−−−
一開口５−〜−−−−−−−−−− Ａ ４配線５ａ＋
５ｂ −−−−へｌ配線（第２の配線）１０−−−
−−−−−−一導電膜（固化された導電性物質）１１ａ
、 ｌｌｂ −−−−Ａ １２膜１４ａ、１４ｈ−−−
−配線（第２の配線）である。
Claims (1)
- 第１の絶縁膜上に第１の配線を形成する工程と、上記
第１の配線及び上記第１の絶縁膜を被覆する第２の絶縁
膜を形成する工程と、上記第２の絶縁膜に上記第１の配
線に達する開口を形成する工程と、少なくとも上記第２
の絶縁膜の上記開口を埋めるように流動性を有する導電
性物質を形成する工程と、上記流動性を有する導電性物
質を固化させる工程と、上記固化された上記導電性物質
と接続されている第２の配線を上記第２の絶縁膜上に形
成する工程とをそれぞれ具備することを特徴とする半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59124941A JPH0691086B2 (ja) | 1984-06-18 | 1984-06-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59124941A JPH0691086B2 (ja) | 1984-06-18 | 1984-06-18 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS614244A true JPS614244A (ja) | 1986-01-10 |
| JPH0691086B2 JPH0691086B2 (ja) | 1994-11-14 |
Family
ID=14897976
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59124941A Expired - Lifetime JPH0691086B2 (ja) | 1984-06-18 | 1984-06-18 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0691086B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6215834A (ja) * | 1985-07-15 | 1987-01-24 | Nec Corp | 多層配線 |
| JPS63146539U (ja) * | 1987-03-17 | 1988-09-27 | ||
| USD903424S1 (en) | 2017-02-07 | 2020-12-01 | Ball Corporation | Tapered cup |
| USD906056S1 (en) | 2018-12-05 | 2020-12-29 | Ball Corporation | Tapered cup |
| USD950318S1 (en) | 2018-05-24 | 2022-05-03 | Ball Corporation | Tapered cup |
| USD953811S1 (en) | 2020-02-14 | 2022-06-07 | Ball Corporation | Tapered cup |
| US11370579B2 (en) | 2017-02-07 | 2022-06-28 | Ball Corporation | Tapered metal cup and method of forming the same |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6085514A (ja) * | 1983-10-17 | 1985-05-15 | Toshiba Corp | 半導体装置の製造方法 |
-
1984
- 1984-06-18 JP JP59124941A patent/JPH0691086B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6085514A (ja) * | 1983-10-17 | 1985-05-15 | Toshiba Corp | 半導体装置の製造方法 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6215834A (ja) * | 1985-07-15 | 1987-01-24 | Nec Corp | 多層配線 |
| JPS63146539U (ja) * | 1987-03-17 | 1988-09-27 | ||
| USD903424S1 (en) | 2017-02-07 | 2020-12-01 | Ball Corporation | Tapered cup |
| US10875076B2 (en) | 2017-02-07 | 2020-12-29 | Ball Corporation | Tapered metal cup and method of forming the same |
| US11370579B2 (en) | 2017-02-07 | 2022-06-28 | Ball Corporation | Tapered metal cup and method of forming the same |
| USD950318S1 (en) | 2018-05-24 | 2022-05-03 | Ball Corporation | Tapered cup |
| USD906056S1 (en) | 2018-12-05 | 2020-12-29 | Ball Corporation | Tapered cup |
| USD962710S1 (en) | 2018-12-05 | 2022-09-06 | Ball Corporation | Tapered cup |
| USD953811S1 (en) | 2020-02-14 | 2022-06-07 | Ball Corporation | Tapered cup |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0691086B2 (ja) | 1994-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0312154B1 (en) | A method of forming an interconnection between conductive levels | |
| JPS6110256A (ja) | 集積回路の接点孔への相互接続線の自動位置決め方法 | |
| JPS6135537A (ja) | 半導体装置の製造方法 | |
| JPH0360055A (ja) | 集積回路の製造方法 | |
| JPH027544A (ja) | 柱の整合及び製造工程 | |
| JPS614244A (ja) | 半導体装置の製造方法 | |
| JPH05109708A (ja) | 半導体装置及びその製造方法 | |
| JP3123450B2 (ja) | 半導体装置およびその製造方法 | |
| JPS5950544A (ja) | 多層配線の形成方法 | |
| JPS59104143A (ja) | 配線の形成方法 | |
| JP2993044B2 (ja) | 半導体装置の製造方法 | |
| JPH0786209A (ja) | 半導体装置の製造方法 | |
| JP2727587B2 (ja) | 多層配線法 | |
| JPH0611044B2 (ja) | 半導体装置の製造方法 | |
| JPH02285659A (ja) | 半導体装置 | |
| JPS59940A (ja) | 半導体装置の製造方法 | |
| JPH0415925A (ja) | 半導体装置の製造方法 | |
| JPH01273334A (ja) | 半導体装置の製造方法 | |
| JPS6134956A (ja) | 配線層の形成方法 | |
| JPH0231448A (ja) | 半導体装置の製造方法 | |
| JPH02183536A (ja) | 半導体装置 | |
| JP2000269328A (ja) | 半導体装置及びその製造方法 | |
| JPS5913345A (ja) | 半導体装置 | |
| KR100244801B1 (ko) | 반도체 소자의 제조방법 | |
| JPS60180143A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |