JPS58191984A - 電子時計用回路装置 - Google Patents
電子時計用回路装置Info
- Publication number
- JPS58191984A JPS58191984A JP57075909A JP7590982A JPS58191984A JP S58191984 A JPS58191984 A JP S58191984A JP 57075909 A JP57075909 A JP 57075909A JP 7590982 A JP7590982 A JP 7590982A JP S58191984 A JPS58191984 A JP S58191984A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- adjustment
- wiring pattern
- circuit
- adjusting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G04—HOROLOGY
- G04G—ELECTRONIC TIME-PIECES
- G04G17/00—Structural details; Housings
-
- G—PHYSICS
- G04—HOROLOGY
- G04G—ELECTRONIC TIME-PIECES
- G04G3/00—Producing timing pulses
- G04G3/02—Circuits for deriving low frequency timing pulses from pulses of higher frequency
- G04G3/022—Circuits for deriving low frequency timing pulses from pulses of higher frequency the desired number of pulses per unit of time being obtained by adding to or substracting from a pulse train one or more pulses
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Electric Clocks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
的接続状態に応じて、前記ＩＣの機能あるし・は特性を
設定するように構成された電子時計用回路装置に関する
ものである。
設定するように構成された電子時計用回路装置に関する
ものである。
近年、電子ウォツチの発展は、ＩＣの技術開発に伴って
、非常に多機能なものへ拡がって東だ。
、非常に多機能なものへ拡がって東だ。
従来は、ＩＣを取り付けた回路基板に抵４′＾゛とかコ
ンデノサー等を附加して、それらの値を調整することに
より、ＩＣを含めた回路全体の機能を制御して来たが、
ＩＣの高密度化に伴って、それらの機能素子をもＩＣの
中に内蔵することが可能となり、その結果、ＩＣから必
要とする制御端子を予め指定した本数取り出し、それら
の端子と接続された回路基板上のパターンの一部に切断
等の処理を加えることにより、デジタル的に処理してＩ
Ｃの内部を制御する電子時計用の回路装置が一般的にな
って来た。
ンデノサー等を附加して、それらの値を調整することに
より、ＩＣを含めた回路全体の機能を制御して来たが、
ＩＣの高密度化に伴って、それらの機能素子をもＩＣの
中に内蔵することが可能となり、その結果、ＩＣから必
要とする制御端子を予め指定した本数取り出し、それら
の端子と接続された回路基板上のパターンの一部に切断
等の処理を加えることにより、デジタル的に処理してＩ
Ｃの内部を制御する電子時計用の回路装置が一般的にな
って来た。
例えば、電子時計における重要なファクタ とし、て歩
度の調整があるが、ＩＣ内に内蔵したコンデノサーと水
晶振動子との定数に応じたある周波数で発振をさせ、こ
の発振周波数の迎１定結果に応じてＩＣを取りつけた回
路基板上に設けた調整のための回路パタ−７の端子の一
部に切断等の処理を加えることによって、ＩＣ内の分周
回路の分周化を変化させて、分周回路出力の周波数調整
をデジタル的に行ない、歩度を実用上問題ない範囲に合
わせ偽む方式が、すでに実用化されている。
度の調整があるが、ＩＣ内に内蔵したコンデノサーと水
晶振動子との定数に応じたある周波数で発振をさせ、こ
の発振周波数の迎１定結果に応じてＩＣを取りつけた回
路基板上に設けた調整のための回路パタ−７の端子の一
部に切断等の処理を加えることによって、ＩＣ内の分周
回路の分周化を変化させて、分周回路出力の周波数調整
をデジタル的に行ない、歩度を実用上問題ない範囲に合
わせ偽む方式が、すでに実用化されている。
現在ではＩＣの集積度は更に上ってＩＣの機能もアップ
し、水晶振動子の周波数温度特性をも、回路ロジック的
だ補償する技術も実用化され、その特性の調整のために
要する回路基板上の回路制例用の端子パターンが、２０
本以上にも至るものが出現して（・る。
し、水晶振動子の周波数温度特性をも、回路ロジック的
だ補償する技術も実用化され、その特性の調整のために
要する回路基板上の回路制例用の端子パターンが、２０
本以上にも至るものが出現して（・る。
しかしウォッチの様な小さなサイズのモジュール内に設
置された回路基板上の限られたスベ〜スの中に、多数の
調整用の端子パターンを設はイ、ことは非常に困難であ
り、この様な機能を持ったＩＣを男性用のウォッチで実
用化出来たとしても、より小型の女性用のウォッチの回
路基板上では不τ１丁能となる。
置された回路基板上の限られたスベ〜スの中に、多数の
調整用の端子パターンを設はイ、ことは非常に困難であ
り、この様な機能を持ったＩＣを男性用のウォッチで実
用化出来たとしても、より小型の女性用のウォッチの回
路基板上では不τ１丁能となる。
また多数の端子パターンを取るために、回路基板１−の
パターンを細がくしで、同一面積上に高密用に配列させ
ることも考えられるが、各端子間の間隔は当然狭くなり
、パターンの一部が刀）卜するときに、隣りの端子パタ
ーンと干渉して作業１−やりにくくなる。また端子間の
電気的なリークも起り易く、その保護等を考えると、生
産−Ｆのコストも上り、重要な回路の信頼性も下がって
しまう可能性があり、さらに多機能化させたＩＣを使う
ことば限界が生ずることになる。
パターンを細がくしで、同一面積上に高密用に配列させ
ることも考えられるが、各端子間の間隔は当然狭くなり
、パターンの一部が刀）卜するときに、隣りの端子パタ
ーンと干渉して作業１−やりにくくなる。また端子間の
電気的なリークも起り易く、その保護等を考えると、生
産−Ｆのコストも上り、重要な回路の信頼性も下がって
しまう可能性があり、さらに多機能化させたＩＣを使う
ことば限界が生ずることになる。
本発明の目的は、回路の信頼性を、ひいてはウォッチの
信頼性を失うことなく、シがもコストアップを引き起こ
すことなく、ウォッチの狭いスペースを有効に活用して
、多数の調整用の端子パター７を設けることができると
ともに、調整作業も容易に行なうことのできる電子時計
用回路装置を提供することにある。
信頼性を失うことなく、シがもコストアップを引き起こ
すことなく、ウォッチの狭いスペースを有効に活用して
、多数の調整用の端子パター７を設けることができると
ともに、調整作業も容易に行なうことのできる電子時計
用回路装置を提供することにある。
以下、図に従って本発明の実施例にっ（・て説明する。
第１図は、本発明の実施例の１つを示すものである。
第１図（ａ）は、ＩＣを取りつけた時計用回路基板の部
分の断面図を示すもので、第１図（ｈ）は、調整用端子
パターン側から見た平面図を示す。
分の断面図を示すもので、第１図（ｈ）は、調整用端子
パターン側から見た平面図を示す。
端子調整を要するＩＣチップ１は、通常のＩＣと同じよ
うに、回路基板４の上にある配線パターン５（一部分を
代表させる）にポンディングされている。
うに、回路基板４の上にある配線パターン５（一部分を
代表させる）にポンディングされている。
回路基板４上には、予め、調整を必要とするＩＣの調整
端子の本数の一部又はすべての端子に接続させるための
配線パターン６を形成された調整用部材２が、ＩＣチッ
プ１全体をカバー出来る様な構造で取り付けられている
。
端子の本数の一部又はすべての端子に接続させるための
配線パターン６を形成された調整用部材２が、ＩＣチッ
プ１全体をカバー出来る様な構造で取り付けられている
。
配線パターン６１・ま、当然、ＩＣの調整端子とボンデ
ングされた回路基板上の配−パターン５とは６の部分で
、電気的に接続される。（この図では、調整と関係ない
配線パターンは、わかり易くするため一部省略している
） 上記のようにして、調整用部材２に設けられた配線パタ
ーン乙の一部である接続調整部７０箇所を、ＩＣ特性の
測定によって得られた情報やその他の必要性に応じて機
械的またはレーザ光軸等を使用して物理的に切断するこ
とにより、ＩＣの特性を制御する。
ングされた回路基板上の配−パターン５とは６の部分で
、電気的に接続される。（この図では、調整と関係ない
配線パターンは、わかり易くするため一部省略している
） 上記のようにして、調整用部材２に設けられた配線パタ
ーン乙の一部である接続調整部７０箇所を、ＩＣ特性の
測定によって得られた情報やその他の必要性に応じて機
械的またはレーザ光軸等を使用して物理的に切断するこ
とにより、ＩＣの特性を制御する。
本発明によれば、従来の如く回路基板。Ｆの配線パター
ンのみで端子調整をしていたものに比べ−（、平面的ス
ペースの小さな時計用回路基板−ヒでも調整用部材をＩ
Ｃと断面的に重ねて配設す４）ことにより、調整端子パ
ターン数を増大させたり、パター７間スペースを確保し
て取り扱い作業性を向１−させることが可能となる。
ンのみで端子調整をしていたものに比べ−（、平面的ス
ペースの小さな時計用回路基板−ヒでも調整用部材をＩ
Ｃと断面的に重ねて配設す４）ことにより、調整端子パ
ターン数を増大させたり、パター７間スペースを確保し
て取り扱い作業性を向１−させることが可能となる。
これは小型化を必要とする時計用回路で適用した場合の
効果は非常に大きく、多機能化され調整を要するＩＣを
、女性用ウォッチのような、さらに狭いスペースに入れ
なくてはならな（・ものにも応用することが可能となる
。
効果は非常に大きく、多機能化され調整を要するＩＣを
、女性用ウォッチのような、さらに狭いスペースに入れ
なくてはならな（・ものにも応用することが可能となる
。
またここでは、一般にＩＣを汚れとか温度等による劣化
や外部光から守るために必要となる耐重部材としての機
能をも調整用部材２が兼用しており、コスト上の効果も
著しいものがある。
や外部光から守るために必要となる耐重部材としての機
能をも調整用部材２が兼用しており、コスト上の効果も
著しいものがある。
次に第２図は、本発明の他の実施例を示したものである
。調整を必要とするＩＣチップ１が、配線パターン５を
持つ回路基板４にボンデングされていることは、前述の
実施例の場合と同様であるが、端子バター７６を形成し
て成る調整用部材２を、■Ｃチップ上に回路基板と同様
にしてボンデングした点が大きく異なる所である。なお
第２図（ａ）はその断面図を示し、第２図（ｂ）は調整
用の配線パター７６の配線された側より見た平面図であ
る。
。調整を必要とするＩＣチップ１が、配線パターン５を
持つ回路基板４にボンデングされていることは、前述の
実施例の場合と同様であるが、端子バター７６を形成し
て成る調整用部材２を、■Ｃチップ上に回路基板と同様
にしてボンデングした点が大きく異なる所である。なお
第２図（ａ）はその断面図を示し、第２図（ｂ）は調整
用の配線パター７６の配線された側より見た平面図であ
る。
この配線パターン乙の調整手法につし・では、前述の場
合と全く変らないので、その効果も第１の実施例と同様
である。ただ、こちらの場合には、Ｉ Ｃを多機能化し
て、よりチップサイズが太き（なったときには特に有効
である。
合と全く変らないので、その効果も第１の実施例と同様
である。ただ、こちらの場合には、Ｉ Ｃを多機能化し
て、よりチップサイズが太き（なったときには特に有効
である。
ただし第１図の実施例の場合のように調整用部材２がＩ
Ｃの封止部材の機能を兼ね備えては（・ないので、パタ
ーンカット後等に、プラスチックのポツテング等により
カバー８を形成することが必要となる。
Ｃの封止部材の機能を兼ね備えては（・ないので、パタ
ーンカット後等に、プラスチックのポツテング等により
カバー８を形成することが必要となる。
以上のべた通り本発明によれば、回路の信頼性があり、
しかもコストアップを起さず、さらに調整作業も容易で
あり、特に時計用回路等小型化を必要とするものに著し
い効果がある等多大の効果を有して〜・る。
しかもコストアップを起さず、さらに調整作業も容易で
あり、特に時計用回路等小型化を必要とするものに著し
い効果がある等多大の効果を有して〜・る。
第１図は本発明の一実施例、第２し１は本発明の他の実
施例を示し、第１図（ａ）、第２し１（ａ）は時計用回
路基板σ）断面図、第１図（１））、第２図（ｂ）は調
整用端子パターン例からみた千面し］である。 １ ・・ＩＣ１ ２・・・・・・調整用部材、 ６・・・・・・調整用の配崎パターン、４・・・・・・
回路基板、 ５・・・・・回路基板上の配線パターン、７・・・・・
・接続調整部。 第１図 第２閃
施例を示し、第１図（ａ）、第２し１（ａ）は時計用回
路基板σ）断面図、第１図（１））、第２図（ｂ）は調
整用端子パターン例からみた千面し］である。 １ ・・ＩＣ１ ２・・・・・・調整用部材、 ６・・・・・・調整用の配崎パターン、４・・・・・・
回路基板、 ５・・・・・回路基板上の配線パターン、７・・・・・
・接続調整部。 第１図 第２閃
Claims (1)
- 【特許請求の範囲】 （ＩＩＩｃに設けられた調整用端子の電気的接続状態に
応じて、前記ＩＣの機能あるいは、特性を設定するよう
に構成された電子時計用回路装置において、前記調整用
端子と接続された配線パターンろ・有する調整用部材を
、回路基板に実装されたＩＣと重ねて配設置＝、前記配
線パターンの少なくも一部に、前記電気的接続状態を選
択的に調整するための接続調整部を設けたことを特徴と
する電イ時計用回路装＃。 （２） 調整部材が、ＩＣの村上部材の少なくとも一
部を兼ねていることを特徴とする特許請求の範囲第１項
記載の電子時計用回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57075909A JPS58191984A (ja) | 1982-05-06 | 1982-05-06 | 電子時計用回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57075909A JPS58191984A (ja) | 1982-05-06 | 1982-05-06 | 電子時計用回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58191984A true JPS58191984A (ja) | 1983-11-09 |
Family
ID=13589931
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57075909A Pending JPS58191984A (ja) | 1982-05-06 | 1982-05-06 | 電子時計用回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58191984A (ja) |
-
1982
- 1982-05-06 JP JP57075909A patent/JPS58191984A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5455384A (en) | High frequency module and method of producing the same | |
| US20030184398A1 (en) | Sheet substrate for crystal oscillator and method of manufacturing surface-mount crystal oscillators using same | |
| JPS58191984A (ja) | 電子時計用回路装置 | |
| US4219754A (en) | Temperature compensation by positioning of plural piezoelectric vibrators in an electronic wristwatch | |
| JP3231203B2 (ja) | 表面実装型の温度補償水晶発振器 | |
| JP2001102869A (ja) | 表面実装パッケージ | |
| JPS6039831Y2 (ja) | 電子時計の歩度調整用端子構造 | |
| CH615313B (fr) | Procede de fabrication d'un constituant de piece d'horlogerie electronique, notamment d'une montre-bracelet, et constituant de piece d'horlogerie electronique resultant de ce procede. | |
| JPS6253793B2 (ja) | ||
| JP2626331B2 (ja) | 回路装置及び回路製造方法 | |
| JPS5929369Y2 (ja) | 発振装置 | |
| US3958408A (en) | Circuit block for an electronic watch | |
| JPH08236704A (ja) | 半導体集積回路 | |
| JPS6217717B2 (ja) | ||
| JPH0983091A (ja) | フレキシブルプリント配線板およびその製造方法 | |
| JPS585392B2 (ja) | コガタゴウリカスイシヨウドケイ | |
| JPH1041629A (ja) | 多層プリント回路基板 | |
| JPH0650794Y2 (ja) | 電子時計用回路基板及び電子時計 | |
| JP3234397B2 (ja) | 圧電発振器の製造方法 | |
| JPS6111669Y2 (ja) | ||
| JPS6041855B2 (ja) | Ｉｃ実装構造 | |
| GB2174537A (en) | Crystal oscillator | |
| JP2000098066A (ja) | 電子回路の調整方法、電子回路を備えた回路ブロック、および電子回路を備えた時計 | |
| JPS604153Y2 (ja) | デジタル表示電子時計 | |
| JP2000013142A (ja) | 電圧制御圧電発振器 |