JPS58196696A - 紫外線消去型メモリ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、歩留り向上のために設ける冗長回路の形成
を容易にした紫外線消去型メモリ装置に関するものであ
る。　− メモリの分野は、大容量化が急ピッチで行われており、
この市場要求を満たすため設計技術、ウェハ製造技術な
どに大きな変化があった。紫外線照射消去型フルーティ
ングゲート１構造のＥＰＲＯＭに例をとると、設計技術
的には、２にビットのものが２素子／ビツトであったの
に対し、８にビツト以上のものでは、１１Ａ子／ビツト
構成になった。

また、製造技術的には微細化が進み、メモリトランジス
タのチャネル長は、ビット数の増大とともに小さくなっ
ており、６４にビットのものでは、３０μｍ程度Ｋまで
縮少されている。これ以上の大容量化の要求に対しては
、設計技術的には余り手段はなく、さらに微細化を推し
進める以外に方法はない。

しかしながら、これには歩留り（製造ＩＣチップに対す
る良４ＩＣチップの割合）の低下が付きまとう。すなわ
ち、微細化せずに大容量化を行えばチップ面積が増大し
、チップ当りに含まれる製造欠陥の割合が増加し、歩留
りが低下する。また。

微細化を行えば、従来問題とならなかった大きさの製造
欠陥が問題になり、歩留りを低下させる。

これをなくすには、無欠陥の製造技術を作ればよいが、
なかなか容易ではない。この点に着目した技術に、冗長
回路技術がある。

これは、ＩＢＭの５ａｋａｌｔｙなどによって考え出さ
れた技術であり、同様の考えが各社から発表されている
。これは、欠陥のあるメモリ素子を修復できる冗長なメ
モリ素子を含む回路を組み込んで、メモリＩＣを構成す
る技術である。ウェハ状態のテストで不良とされるＩＣ
の大部分はその欠陥が非常に小さく、１〜数ビツトの不
良が大半である。

したがって、この不良ビットを修復回路を用いて修復さ
せれば、歩留りは飛躍的に上昇する。

この発明は、上述の点にかんがみなされたもので、紫外
線照射型の不揮発性メモリ装置に関するものであり、上
記修復のための冗長回路を容易に実現できることを目的
としたものである。以下、まず第１図〜第３図により従
来例を説明し、その後にこの発明について説明する。

第１図に従来の例として、行方向に冗長回路を含んだメ
モリＩＣのプルツクダイヤグラムを示す。

この図において、１．２．３は７ドレスバツフ７であり
、入力の信号Ａ０に対してＡｏおよびＸ。

というよ５Ｋ、同相の信号と反転した信号とを作　　　
　１する。４．Ｓ、＠はアドレスプログラムフントロー
ル回路であり、欠陥トランジスタのある７ドレスを選択
すると、予備トランジスタが７クセスされるように７ド
レスがプログラムできるものである。

Ｔは修復のための冗長回路を使用するかしないかを決定
する使用決定回路である。また、８は修復のために設け
られた予備の第２のメモリ素子群であり、９は正規の第
１のメモリ素子群のブーツクである。また、トランジス
タＱｓ　−Ｑｔ　−Ｑｓ　−Ｑ４はエンハンスメント型
の電界効果トランジスタであり、Ｑ、はデプレッション
型の電界効果トランジスタで構成されている。なお、以
下Ｑ１〜Ｑ。

は単にトランジスタという。

次にこの動作を簡単に説明する。

まず不良ビットがあり、その行アドレスが検出され、こ
れを修復することを考える。まず、使用決定回路７を作
動させ、出力Ａを１Ｌ”にし、トランジスタＱ４をオフ
状轢にする。出力Ａが１Ｈ″時はラインＢは接地レベル
になっているが、出力Ａが’Ｌ”ＫなれＧ、ｉ′）ラン
ジスタＱ、が、トランジスタＱ＋　−Ｑｔ　−Ｑｓの電
源■。、側の負荷として働く、ＦランジスタＱｒ　−Ｑ
ｔ　−Ｑｓへの入力は。

不良ビットの行アドレスに相当するように、アドレス人
力Ａ、、Ａ、、・・・Ａ、に対してアドレスプログラム
コントロール回路４，５．６にプログラムを施すことに
よって不良ビットアドレスが入力されたとき、全ｓ１Ｌ
”になるようにできる。こ５することＫよりラインＢは
、トランジスタＱｓ　によりプルアップされて”Ｈ”　
Ｋなり、予備の行である予備の第２のメモリ素子＃８が
選択される。このとき、正規の不良ビットを含むライン
と予備ラインの２１１選択を防止のため、不良ビットの
ラインを禁止するようにデコーダの入力にもラインＢの
信号が入っている。

次に、使用決定回路１左７ドンスプｐグラムコントロ一
ル回路−４，５，６の内容について述べる。

普通これらの回路には、従来ヒユーズが用いられている
。使用決定回路Ｔの一例を第２図に示す。

この回路は、修復が必要ないとき、出力Ａに＠Ｈ”、必
要なとき１Ｌ＃にする機能を有する。修復を必要とする
ときは、端子Ｇを６Ｈ”にすることＫより、エンハンス
メント型のトランジスタＱ□をオンにし、ヒユーズＦ、
を切り、これによりプルダウン用負荷のデプレッション
型のトランジスタＱ１４が働いて出力Ａは＠Ｌ″になる
。出力Ａが＠Ｌ”になれば、第１図のトランジスタＱ、
がオフし、修復するアドレスがトランジスタＱｒ　−Ｑ
ｔ　−Ｑｓ　からアクティブになることは前述したとお
りである。

修復を必要としないときは、端子Ｇは＠Ｌ″または開放
にして置けばトランジスタＱ工により出力Ａは′″Ｈ”
となる。

次に、アドレスプρグラムコントロール回路４゜５．６
について述べる。第３図はその一例を示すもので、第１
図の７ドレスプｐグラムコントロ一ル回路５に対応する
ものである。第３図において、トランジスタＱ・、９丁
−Ｑｓ　＊　　Ｑｓ　＊　Ｑｔｏは、エンハンスメント
型の電界効果トランジスタであり、Ｑｏ、Ｑ＋ｔはデプ
レッション型のトランジスタである（以下いずれも単に
トランジスタという）。

入力Ｃはこれらの回路により不良アドレスをブーグラム
するときは“Ｌ”、その他のときは＠Ｈ″にする信号で
ある。また、端子Ｄ（Ｖｐｐ）は修復が必要なときのみ
、２１〜２５Ｖ程度の高電圧な印加する電源端子であり
、ｖｏは５丁程度の回路用電源であり、ＩＮＶ、、ＩＮ
Ｖ、はインバータである。

今、不良アドレスが、Ａ、　＝ＩＩＩ、”であったとす
れば、Ａ　、　−＠ｔ、ＩＩ、χ、−“Ｈ″で入力Ｃに
＠Ｌ”が入力される。このときは、トランジスタＱ７が
オンし、点Ｅが′″Ｌ”になるためトランジスタＱ、は
オフのままでヒユーズＦ、は切れない。このときは、ヒ
ユーズＦ、がプルアップ効果を有し、点Ｆは“Ｈ”とな
りトランジスタＱ１゜がオン、トランジスタＱ・がオフ
となる。このとき出力ａ１は島となる。

また、Ａ、”−”Ｈ”のときは、Ｊ、ｘ＠Ｌ”となり人
力Ｃが１Ｌ″になれば点ＥがＨ”、トランジスタＱ８が
オン上１ヒユーズＦ１が切断される。ヒユーズＦ、が切
断されれば点Ｆは、トランジスタＱ＋ｔのプルダウン効
果によって′″Ｌ″となり、トランジスタＱｓｏがオフ
、トランジスタＱ、がオンする。これは入力Ｃが°Ｈ”
になっても、もはや変化しない。　　　　　　　□１こ
のときはａｌ−ＡＩとなる。つまり整理すると、人力Ｃ
を°ピ　Ｋ人力するとき、すなわちアドレスプルグラム
時にＡ、が”０′であればプログラム後、すなわち入力
Ｃが１Ｈ″となってからは＠０″のときのみ　Ｉｋｌが
１０′になり、入力Ｃが入力されるとき、信号ＡＩが′
″ｌ″であれば、信号Ａ、が＠１′のときのみ出力ａｌ
が＠θ″ｍとなる。換言すると、アドレスプルグラムを
施したのと同一のアドレスが入力されると出力１Ｋ　が
＠Ｌ”になるわけで、このとき、第１図のトランジスタ
Ｑ＝　、　Ｑ−−Ｑｍがオンし。

ラインＢが１Ｈ”になって第２のメモリ素子群８の予備
行が選択される。このように、ヒユーズＦ１ｅＦ、を使
ったアドレスプρグラムコントＲ−ル回路４〜６と冗長
メモリ素子、すなわち第２のメモリ素子群８を追加する
ことにより不良ビットが修復される。

さて、以上説明した従来のメモリ装置の欠点は、ヒユー
ズを使うことである。ヒユーズを切断するための電流は
、製造プロセスによりばらつく可能性があるし、うまく
制御しないと切断したヒユーズがまた結合したりして信
頼上の問題を生じることはよく知られている。

この発明は、上述の点Ｋかんがみなされたものであり、
メモリ素子を形成するのと同一のウェハ製造プロセスで
作られた７μｍティングゲート型電界効果トランジスタ
を、不良ビットの修復のためのコントー−小回路、すな
わち前述の例では、使用決定回路１および７ドレスプρ
グラムコントロール囲路４〜６に、ヒユーズの代りとし
て使用するものである。

第４図（ａ）、　　（ｂ）はこの発明の原理説明のため
の回路図で、第４図（ｉ）はこの発明に用いるメモリ用
の７−−テイングゲートを有する電界効果トランジスタ
を用いた回路、第４図（ｂ）は第４図（ａ）と対比させ
た従来の回路である。第４図（ｂ）の従来の回路は、第
４図（ａ）の回路に置き換えることができる。第４図（
ａ）、（ｂ）ｘおいて、Ｑ　１６　Ｉ　Ｑ　ｌ？　ＩＱ
８．は通常のエンハンスメント型の電界効果トランジス
タ、Ｆ、はヒユーズ５Ｑｒａはフローティングゲート型
の電界効果トランジスタである。今、第４図（ｂ）のヒ
ユーズＦｓを切断するには、入力端子Ｈ−に′″Ｈ”を
入力し、トランジスタＱ＋ａをオ／にすればよい。同様
の効果を第４図（ａ）について行うには、まず、端子Ｖ
ＰＰ　（同時に電圧をも表わすものとする）に高電圧、
例えば２１〜２５Ｖを印加する。この状態で端子Ｊに＠
Ｈ″（このレベルもなるだけ高く２１ｖ〜２５■）のレ
ベル信号を印加する。するとトランジスタＱ＋ａのゲー
トは２１Ｖ、ドレインには約１５〜１８Ｖが印加され、
ドレイン近傍のブレイクダウン現象によりフローテイン
グゲー）ＦＧに電荷が注入される。注入された電荷は、
紫外線などを照射するなどの消去を行わなければここに
留まるととｋなる。こうした後、電圧ＶＰＩ’を５ｖ近
傍の電圧に下げると、トランジスタ０１ｍは完全にオフ
状態となり、第４図（ｂ）のヒユーズＦ、が切断された
と同一の効果をもたらすことができる。トランジスタＱ
ｎは、トランジスタＱｓｓへの電荷の注入を効率よく行
わしめるための直列負荷トランジスタである。

上記第４図（ｂ）Ｋ示す回路を使用した第２図。

第３図に対応したこの発明の実施例を第５図に示すＯ 第５図において、メモリ内に不良があり修復が必要なと
きは、電圧ＶＰＰを２１〜２５Ｖレベルに上げた後、入
力端子Ｇに高電圧を印加する。そうすればトランジスタ
Ｑ、、がオンＬ、）ランジスタＱヨのツー−ティングゲ
ートには電荷が注入される。電荷が注入されればｖ社の
電圧を５■近傍に下げたとき、トランジスタＱ４は完全
にオフ状態となる。修復を必要としないときは入力端子
Ｇを開放圧すれば、プルダウン負荷トランジスタＱ１ｓ
が働き、入力端子Ｇは１Ｌ”レベル、すなわちトランジ
スタＱ＋ｍはオフとなり出力Ａは＠Ｈ”になる。

第６図において、端子ｖ神の電圧は、プログ９４時２１
〜２５Ｖに設定する。入力Ｃを＠Ｌ″にすることくより
、入力Ａ＋　　（すなわちＸ、入力）に応じてトランジ
スタＱ、がオン、オフする。入力Ａ、がＨ”でトランジ
スタＱ、がオフのときは、点ＥはＶＰＰＫ近い電圧かか
かりトランジスタＱ８がオンする。この結果、トランジ
スタＱＷの７＋−１−ティングゲートに電荷が注入され
、Ｖｐｐの電圧を５■近傍に下げたとき完全にトランジ
スタＱ、。

はオフ状態となる。その後は、入力語が１Ｈ１になると
きのみ出力ａｉが“Ｌ”になる。逆に入力Ｃを＠Ｌ”に
するとき、入力ＡＩを１Ｌ”にすれば入力島　が“Ｈ”
で、トランジスタＱ、がオンし、点Ｅは′Ｌ”レベルで
ある。したがって、トランジスタＱ、はオフのままであ
り、トランジスタＱ、。には何ら変化は及ぼさない。し
たがって、トランジスタＱ□、Ｑ、は、トランジスタＱ
、の負荷トランジスタとなったままである。この後、入
力Ｃ′ｋｌＩＨ″にしても点Ｅは常に１Ｌ″となり、点
Ｆは常□に”ｎ”でトランジスタＱ＋ｏはオンとなる。

このときは。

入力ＣがＨ′″になった後は、入力Ａ、が”Ｌ”のとき
のみ出力１１にはピがでる。このように人力Ｃを′″Ｌ
”にしてプログラムするときのアドレスが、プログラム
後入力されたときのみ出力ａｌが”Ｌ”になり、第３図
の回路と置き換えられる。

このように第５図、第６図の回路は、第２図。

第３図の回路に置き換えることができ、ヒユーズを必要
としなくなる。

さて、敞述したフローティングゲート型の電界効果トラ
ンジスタを用いた修復のための追加回路を紫外線照射型
メモリとして使用するには大きな問題がある。すなわち
、メモリ情報を消去する際に、使用決定回路１およびア
ドレスプログラムコントルール囲路４〜６の中のメモリ
トランジスタ情報、すなわち前述の例では第５図、第６
図のトランジスタＱ、。、Ｑｌ、の情報も消してしまう
ことである。したがって、フローティングゲート型の電
界効果トランジスタを修復回路中で使用するときは、マ
トリックス状のメモリ素子と紫外線消去時間を変える、
すなわち、非常に消去しにくく、または消去不可にする
必要がある。第５図、第６図のトランジスタＱ３および
Ｑ、が紫外線で情報を失わない（ｔたは失いにり＜）よ
５にする必要がある。

この方法としては５例えばフルξす膜をこれらのトラン
ジスタＱｓ−Ｑ□のみに被着するようにすればよい。

第７図にメモリトランジスタから２．５鋼の所に２５３
７Ａの波長を持つ殺菌ランプを照射したときのアルミナ
膜を被着した場合としない場合の消去特性を示しており
、十分にこの役目を果すことができることが分る。

第８図は第６図の回路なＮチャネルシリコンゲートプロ
セスで実現した平面拡大図であり、第５図中の符号と同
じものは同一符号を用いている。

この図で、１０はポリシリコン、１１は拡散層。

１２はフローティングゲート、１３はアルミナ層、１４
はポリシリコン拡散層のコンタクト領域である。ツー−
ティングゲート型の電界効果トランジスタの７０−ティ
ングゲート１２がアルミナ層１３に完全に種われている
。

以上詳細に説明したように、この発明は、不良ビット修
復機能を有する紫外線消去型メモリ装置において、従来
ヒユーズを用いていたものを、半導体基板と同一プロセ
スで製造されるフρ−ナイングゲートを有する電界効果
トランジスタを用いたので、従来の製造技術を用いて、
不良ビットの修復が可能な紫外線消去製メモリ装置を高
歩留りで実現することが可能である利点を有する。

第１図は不良ビットの修復機能を有するメモリ装置のブ
ーツク図の一例を示し、第２図は第１図のブーツク図中
の使用決定回路の従来例を示す図。

第３図は同じくアドレスプｐ゛グラムフントｐ−ル（ロ
）路の従来例を示す図、第４図（ａ）、　　（ｂ）はこ
の発明の原理説明のための回路図、第５図、第６図はと
の発明の一実施例を示す回路図、第７図はツー−ティン
グブート電界効果型トランジスタの消去特性の一例を示
す図、第８図はこの発明を第６図の回路に適用した場合
の要部の平面拡大図である。

図中、１〜３はアドレスバッファ、４〜６はアドレスプ
ログラムコントルール回路、１は使用決定回路、８は第
２のメモリ素子群、８は第１０メそり素子群、１０はポ
リシリコン、１１は拡散層、１２はフローティングゲー
ト、１３はアルミナ層、１４はコンタクト領域、Ｑ＋　
−Ｑｔｔはトランジス　　　　　　　　１り、Ａ、、Ａ
、は入力、ｉ、は出力である。なお、図中の同一符号は
同一または相当部分を示す。

第１図 第２図 第３図 第４図 第６図 ９ａ５図 ｐｐ 第７図 （杉す ■　＋ｉ’ｌ’　　Ｉｊ　　長　自　殿１．・ＪＧ　ｆ
ｌの表小　　　　１．￥願昭５７−８０４７８号２　定
明の８称　　　　紫外線消去型メモ１ノ装置：（補１１
を４−るｈ ５、補正の対象 明細書の発明の詳細な説明の欄９図面の簡単な説明の欄
および図面 ６、補１丁の内容 （１）明細書第３頁５行にｒ３０ｇｍＪとあるのを・　
「３・０川ｍ」と補正する。

（２）同じく第１４頁ｌ−６行、第１５頁１行に「アル
ミナ膜」とあるのを、いずれも「アルミ膜」と補正する
。

（３）同じく第１５頁８行、１１行に「アルミナ層」と
あるのを、「アルミ膜」と補正する。

（４）同じく第１６頁１７行に「アルミナ層ｊとあるの
を、「アルミ膜」と補正する。

（５）図面の第１図、第７図を別紙のように補正する。

以　　１− 第１図 ■ａ： 第７図 ３０　６０　９０　１２０　１５０１８０　２１０　　
紮外祿照身讐閏（秒）

Claims (2)

【特許請求の範囲】
1. （１）マトリックス状に配列された紫外線を照射するこ
   とＫより情報を消すことのできる７−−テイングゲート
   を有する電界効果トランジスタを用いた第１のメモリ素
   子群と、この第１のメモリ素子群に機能不良トランジス
   タがある場合、このアドレスを選択するととＫよりアク
   セスされる予備のマトリックス状に配列されたフローテ
   ィングゲートを有する電界効果トランジスタを用いた第
   ２のメモリ素子群と、前記第２のメモリ素子群を使用す
   るか、しないかを決定する使用決定回路と、この使用決
   定回路の動作時に前記予備の第２のメモリ素子群のアド
   レスをアクセスするようにコントロールするアドレスプ
   ルグラムコントロール回路を備えたメモリ装置において
   、前記使用決定回路およびアドレスプルグラムコントロ
   ール回路を７０−ティングゲートを有する電界効果型メ
   モリトランジスタを用い構成したことを特徴とする紫外
   線消去型メモリ装置。
2. （２）　　少なくとも使用決定回路およびアドレスプσ
   グラムコントーール回路に使用される電界効果型メモリ
   トランジスタに書き込まれた情報を消去するのに必要な
   紫外線照射時間が、マトリックス状に配列された前記第
   １．第２のメモリ素子群に書き込まれた情報を消去する
   のに必要な紫外−照射時間よりも１桁以上長いことを特
   徴とする特許請求の範囲第（１）項記載の紫外線消去型
   メモリ装置。