JPS58196742A - デイジタル信号多重方法 - Google Patents
デイジタル信号多重方法Info
- Publication number
- JPS58196742A JPS58196742A JP57080412A JP8041282A JPS58196742A JP S58196742 A JPS58196742 A JP S58196742A JP 57080412 A JP57080412 A JP 57080412A JP 8041282 A JP8041282 A JP 8041282A JP S58196742 A JPS58196742 A JP S58196742A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- signals
- multiplexing
- bit
- multiplexed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/04—Distributors combined with modulators or demodulators
- H04J3/047—Distributors with transistors or integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、高速ディジタル信号伝送における高速信号の
多重方法に関するものである。
多重方法に関するものである。
第１図は従来の２つの信号を多重する方法を示したもの
である。第１図において、１−１．１−２は多重される
べき２つの信号、第１信号および第２信号である。Ａ１
−２〜Ａ、＋２．Ｂ、、〜Ｂｉ＋２ｔｉｔそれぞれの信
号におけるビットを示している。
である。第１図において、１−１．１−２は多重される
べき２つの信号、第１信号および第２信号である。Ａ１
−２〜Ａ、＋２．Ｂ、、〜Ｂｉ＋２ｔｉｔそれぞれの信
号におけるビットを示している。
１−３は多重化後の多重イ言号であり、１−４３ＹＮＣ
は同＋１７）ｆ、４号、識別信号の情報を持つ多重化情
報である。第２図は上記の多重を行なうための回路のブ
ロック図である。第２図において、２−１はクロック変
換部、２−２は第１信号発生部、２−３は第２信号発生
部、２−４は多重化部である。２−５はマスタクロック
、２−６は多重化ＷＪ２−４へのクロックと同じであり
、２−７は第１および第２信号に対応した周波数のクロ
ックである。２−８ 、２−９は第１図における第１信
号と第２信号１−２であり、２−１０は多重化後の多重
信号である。
は同＋１７）ｆ、４号、識別信号の情報を持つ多重化情
報である。第２図は上記の多重を行なうための回路のブ
ロック図である。第２図において、２−１はクロック変
換部、２−２は第１信号発生部、２−３は第２信号発生
部、２−４は多重化部である。２−５はマスタクロック
、２−６は多重化ＷＪ２−４へのクロックと同じであり
、２−７は第１および第２信号に対応した周波数のクロ
ックである。２−８ 、２−９は第１図における第１信
号と第２信号１−２であり、２−１０は多重化後の多重
信号である。
次にＦ記多重方法の動作について説明する。例えば、第
１信号１−１と第２信号１−２のビットレイトを４００
Ｍｂｐｓ とし、８ビツトづつ多重するごとに１ピン
トの多重化情報１−４を加えるとすると、多重信号１−
３のビットレイトは（４００７ Ｘ（８）ＥＮ−１）／８ ） ＝４００Ｘ−Ｍｂｐｓと
なる。
１信号１−１と第２信号１−２のビットレイトを４００
Ｍｂｐｓ とし、８ビツトづつ多重するごとに１ピン
トの多重化情報１−４を加えるとすると、多重信号１−
３のビットレイトは（４００７ Ｘ（８）ＥＮ−１）／８ ） ＝４００Ｘ−Ｍｂｐｓと
なる。
したがってマスタクロック２−５と多重化部２−４への
クロック２−６は４００ｘ ＭＨｚ 、第１信号発
生部２−２と第２信号発生部２−３へのり「コック２−
７は４ｏｏＭＨｚ となる。クロック変換部２−１は
このクロックの変換を行なわなければならない。多重化
部２−４は多重化すべき２つの信号２−８ 、２−９を
８ビツトづつ多重するごとに゛１ビットの多重化情報１
、−４を加えて多重信号２−１０を出力する。しかしな
がら上記の構成では、クロックの変換が１７＝８の比で
あり、この変換を行なう回路は複雑となる。また多重化
部２−−４も？ｌとなるが、それだけではなく、上記の
例のビットレイトのように高速になれば、クロック変換
部２−１．多重化部２−４は市販されているＥＣＬ等の
ＩＣ類では実現できない欠点を有していた。
クロック２−６は４００ｘ ＭＨｚ 、第１信号発
生部２−２と第２信号発生部２−３へのり「コック２−
７は４ｏｏＭＨｚ となる。クロック変換部２−１は
このクロックの変換を行なわなければならない。多重化
部２−４は多重化すべき２つの信号２−８ 、２−９を
８ビツトづつ多重するごとに゛１ビットの多重化情報１
、−４を加えて多重信号２−１０を出力する。しかしな
がら上記の構成では、クロックの変換が１７＝８の比で
あり、この変換を行なう回路は複雑となる。また多重化
部２−−４も？ｌとなるが、それだけではなく、上記の
例のビットレイトのように高速になれば、クロック変換
部２−１．多重化部２−４は市販されているＥＣＬ等の
ＩＣ類では実現できない欠点を有していた。
本発明は、多重の際に多重化情報を与えず、単ｔζビッ
ト多重とし、多重分解の際にはビット多重分解した後に
識別することにより、最高速で動作する部分の構成を簡
易なものとし、実現を容易にすることを目的とする。
ト多重とし、多重分解の際にはビット多重分解した後に
識別することにより、最高速で動作する部分の構成を簡
易なものとし、実現を容易にすることを目的とする。
多重の際には多１Ｒ化情報を与えないビット多重とし、
多重分解の際にはビット多重分解した後に識別すること
により、最高速で動作する部分はビット多重、ビット多
重分解、クロックのｎ分周（ｎ実現が容“易となる。
多重分解の際にはビット多重分解した後に識別すること
により、最高速で動作する部分はビット多重、ビット多
重分解、クロックのｎ分周（ｎ実現が容“易となる。
本発明の一実施例について以下に説明する。第３図は２
つの信号を多重する場合の本発明の多１６：の方法であ
る。３−１．３−２は多重されるべき２つの信号、第１
信号および第２信号であり、従来例におけるそれらとの
相違は、同期信号と識別信号又はこれらを兼用する信号
（以下識別信号とする。） Ｓａ ３−４ 、Ｓｂ ３
−５ を有することである。
つの信号を多重する場合の本発明の多１６：の方法であ
る。３−１．３−２は多重されるべき２つの信号、第１
信号および第２信号であり、従来例におけるそれらとの
相違は、同期信号と識別信号又はこれらを兼用する信号
（以下識別信号とする。） Ｓａ ３−４ 、Ｓｂ ３
−５ を有することである。
３−３ｒｄビツト多市後の多重信号である。第３図にお
いで５ａ３−４と５ｂ３−５の時間的位置関係が一致し
ているがこれは必ずしも必要なことではないっ 第４図と第６図は第３図の多重および多重分解の動作を
行なう回路のブロック図である。第４図においで４−１
はマスタクロック４−４を２分周するＤ−フリノグ７０
ツブ、４−２は第１信号発生部、４−３は第２信号発生
部、４−５ 、４−６ ’はマスタクロック
４−４の２分周クロックでありお互いに逆相である。４
−７．４−８は第１信号及び第２信号であり、第３図に
おける３−１，３−２にそれぞれ対応する。４−９は第
１信号４−７と第２信号４−８を２分周クロック４−５
．４−６によりアンドゲート４−１０ 、４−１１とオ
アゲート４−１２によりビット多重した多重信号である
。第６図において、５−１は多重信号６−４をクロック
６−６によりビット多重分解するビット多重分解部であ
り、５−６．５−７はその出力のビット多重分解された
信号である。５−２は。
いで５ａ３−４と５ｂ３−５の時間的位置関係が一致し
ているがこれは必ずしも必要なことではないっ 第４図と第６図は第３図の多重および多重分解の動作を
行なう回路のブロック図である。第４図においで４−１
はマスタクロック４−４を２分周するＤ−フリノグ７０
ツブ、４−２は第１信号発生部、４−３は第２信号発生
部、４−５ 、４−６ ’はマスタクロック
４−４の２分周クロックでありお互いに逆相である。４
−７．４−８は第１信号及び第２信号であり、第３図に
おける３−１，３−２にそれぞれ対応する。４−９は第
１信号４−７と第２信号４−８を２分周クロック４−５
．４−６によりアンドゲート４−１０ 、４−１１とオ
アゲート４−１２によりビット多重した多重信号である
。第６図において、５−１は多重信号６−４をクロック
６−６によりビット多重分解するビット多重分解部であ
り、５−６．５−７はその出力のビット多重分解された
信号である。５−２は。
信号５−７がいずれの信号であるかを識別する信号識別
部であり１．それからの切換信号６−１０により切換部
５−３は５−８．５−９の２つの信号を所望の信１号に
切換える。
部であり１．それからの切換信号６−１０により切換部
５−３は５−８．５−９の２つの信号を所望の信１号に
切換える。
次に以Ｆのように構成された多重の方法についてその動
作の説明をする。第６１￥Ｊ＆−ｉ第４図の各部の動作
を示すタイムチャートであり、番号はそハぞれ対応して
いる。Ｍ１１信４−７と第２信号４−８の波形は一例で
ある。第１信号４−７．第２信号４−８と２分周クロッ
ク４−５．４−６の論理積をアンドゲート４−１０ 、
４−１０により作り、それらの論理 をオアゲー）４−
１２により多重信号４−９を得る。第５１ン目・でおい
て多重信号６−４は多重分解されるが、ビット多重分解
部５−１はｌ（Ｋビット多重分解するたけであるので、
その出力６−６．５−７には第１信号、第２信号のいず
れが出力するかは決まらない。そこで信号識別部６−２
はこの実施例では信号５−７が第１信号、第２信号のい
ずれかであるかを識別し、それにより切換部６−３を制
御して所望するほう・＼信号を出力する。識別信号の第
１の例を第７図に示す。７−１．７−２は多重されるべ
き第１およびＭ２２信のフレーム構成を示している。７
−３は第１信号のフレーム信号で８ビツトごとの”ｉ”
、 ” ｏ ”の交番パターンであり、７−４は第２信
弓゛ノフレーム信号で９ビツトごとの“ｌ １１Ｉ 、
Ｉ“Ｏ゛′の交番パターンである。上記雨音はフレー
ム長が異なるので信号識別部６−２は、８ビツトのフレ
ームに同期するが、９ビツトのフレームに同期するかに
より、上記二つの信号を識別できる。次に識別信号の第
２の例を第８図に示す。第８図において８−１．８−２
は多重されるべき第１および第２信号のフレーム構成を
示している。８−３゜８−４はそれぞれ第１および第２
信号のフレーム信号であり、本例においては、上記二つ
の信号は同じフレーム長を持つが、それぞれのフレーム
信号８−３．８−４が３ビツト長で” １０１ ” 、
”１１０”と異なるので信号識別部５−２はフレーム
信号の差により、−ト記二つの信号を識別できる。
作の説明をする。第６１￥Ｊ＆−ｉ第４図の各部の動作
を示すタイムチャートであり、番号はそハぞれ対応して
いる。Ｍ１１信４−７と第２信号４−８の波形は一例で
ある。第１信号４−７．第２信号４−８と２分周クロッ
ク４−５．４−６の論理積をアンドゲート４−１０ 、
４−１０により作り、それらの論理 をオアゲー）４−
１２により多重信号４−９を得る。第５１ン目・でおい
て多重信号６−４は多重分解されるが、ビット多重分解
部５−１はｌ（Ｋビット多重分解するたけであるので、
その出力６−６．５−７には第１信号、第２信号のいず
れが出力するかは決まらない。そこで信号識別部６−２
はこの実施例では信号５−７が第１信号、第２信号のい
ずれかであるかを識別し、それにより切換部６−３を制
御して所望するほう・＼信号を出力する。識別信号の第
１の例を第７図に示す。７−１．７−２は多重されるべ
き第１およびＭ２２信のフレーム構成を示している。７
−３は第１信号のフレーム信号で８ビツトごとの”ｉ”
、 ” ｏ ”の交番パターンであり、７−４は第２信
弓゛ノフレーム信号で９ビツトごとの“ｌ １１Ｉ 、
Ｉ“Ｏ゛′の交番パターンである。上記雨音はフレー
ム長が異なるので信号識別部６−２は、８ビツトのフレ
ームに同期するが、９ビツトのフレームに同期するかに
より、上記二つの信号を識別できる。次に識別信号の第
２の例を第８図に示す。第８図において８−１．８−２
は多重されるべき第１および第２信号のフレーム構成を
示している。８−３゜８−４はそれぞれ第１および第２
信号のフレーム信号であり、本例においては、上記二つ
の信号は同じフレーム長を持つが、それぞれのフレーム
信号８−３．８−４が３ビツト長で” １０１ ” 、
”１１０”と異なるので信号識別部５−２はフレーム
信号の差により、−ト記二つの信号を識別できる。
以１−のように本発明は、多重されるべき複数の信号に
すでに同期信号および識別信号、またはこれらを兼用で
きる信号を持つものを使い、多重する際には多重化情報
を与えず−単にピット多重し、多重分解する際にはビッ
ト多重分解し、その後に識別信号により信号を区別する
こと（こより、最高速で動作しなければならない多重、
多重分解、およびクロック変換の部分が、ビット多重、
ビット多屯分解、およびクロックｎ分周（ｎは整数）と
なり、こ７１らの構成が簡易となるため、実現が容易と
なる効宋がある。
すでに同期信号および識別信号、またはこれらを兼用で
きる信号を持つものを使い、多重する際には多重化情報
を与えず−単にピット多重し、多重分解する際にはビッ
ト多重分解し、その後に識別信号により信号を区別する
こと（こより、最高速で動作しなければならない多重、
多重分解、およびクロック変換の部分が、ビット多重、
ビット多屯分解、およびクロックｎ分周（ｎは整数）と
なり、こ７１らの構成が簡易となるため、実現が容易と
なる効宋がある。
第１図は従来の２つの信号の多重の方法を示した図であ
り、第２図は第１図の方法の動作を行なう回路のブロッ
ク図、第３図は本発明の一実施例の２つの信号の多重の
方法を示した図であり、第４図、第６図はそれぞれ第３
図の方法の動作を行なう多重及び多重分解を行なう回路
のブロック図、第６図は第４図の各部の動作を示すタイ
ムチャート、第７図、第８図は識別信号の例である。 ３−１．３−２・・・・・・多重されるべき２つの信号
、３−４．３−５・・・・・・同期信号、識別信号また
はこＪｌらを兼用できる信号、４−１・・・・・・Ｄ−
フリップフロップ、４−２・・・・・・第１信号発生部
、４−４・・・・・マスタクロック、４−６マスタクロ
ノクの２分周クロック、４−６・・・・・・マスタクロ
ックの２分周クロック（４−５と逆用）、４−７．４−
８・・・・・・第１及び第２信号、４−９・・・・・・
多重信号、４−１０、４−１１・・・・・・アントゲ−
）、４−１２・・・・・・オア １ゲート
、６−１・・・・・・ビット多重分解部、６−２・・・
・・・信号識別部、６−３・・・・・・切換部、６−４
・・・・・・多重信号、６−６・・・・・・クロック、
５−６．５−７・・・°゛ビット多多重解部出力、５−
８ 、５−９・・・・・・切換部出力、７−１．７−２
・・・・・・第１および第２信号のフレーム構成、７−
３．７−４・・・・・・第１および第２信号のフレーム
信号、８−１．８−２・・・・・・第１および第２信号
のフレーム構成、８−３．８−４・・・・第１および第
２の信号のフレーム信号。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名１１
ＩＶ４ 第２図 第３し１ 第４図 第５図 第６図
り、第２図は第１図の方法の動作を行なう回路のブロッ
ク図、第３図は本発明の一実施例の２つの信号の多重の
方法を示した図であり、第４図、第６図はそれぞれ第３
図の方法の動作を行なう多重及び多重分解を行なう回路
のブロック図、第６図は第４図の各部の動作を示すタイ
ムチャート、第７図、第８図は識別信号の例である。 ３−１．３−２・・・・・・多重されるべき２つの信号
、３−４．３−５・・・・・・同期信号、識別信号また
はこＪｌらを兼用できる信号、４−１・・・・・・Ｄ−
フリップフロップ、４−２・・・・・・第１信号発生部
、４−４・・・・・マスタクロック、４−６マスタクロ
ノクの２分周クロック、４−６・・・・・・マスタクロ
ックの２分周クロック（４−５と逆用）、４−７．４−
８・・・・・・第１及び第２信号、４−９・・・・・・
多重信号、４−１０、４−１１・・・・・・アントゲ−
）、４−１２・・・・・・オア １ゲート
、６−１・・・・・・ビット多重分解部、６−２・・・
・・・信号識別部、６−３・・・・・・切換部、６−４
・・・・・・多重信号、６−６・・・・・・クロック、
５−６．５−７・・・°゛ビット多多重解部出力、５−
８ 、５−９・・・・・・切換部出力、７−１．７−２
・・・・・・第１および第２信号のフレーム構成、７−
３．７−４・・・・・・第１および第２信号のフレーム
信号、８−１．８−２・・・・・・第１および第２信号
のフレーム構成、８−３．８−４・・・・第１および第
２の信号のフレーム信号。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名１１
ＩＶ４ 第２図 第３し１ 第４図 第５図 第６図
Claims (1)
- それぞれの同期信号及び識別信号を含む複数のディジタ
ル信号を、多重化情報を加えずにビット多重し、多重分
解の際にはビット多重分解の後、識別信号によりそれぞ
れの信号を区別することを特徴とするディジタル信号多
重方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57080412A JPS58196742A (ja) | 1982-05-12 | 1982-05-12 | デイジタル信号多重方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57080412A JPS58196742A (ja) | 1982-05-12 | 1982-05-12 | デイジタル信号多重方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58196742A true JPS58196742A (ja) | 1983-11-16 |
Family
ID=13717574
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57080412A Pending JPS58196742A (ja) | 1982-05-12 | 1982-05-12 | デイジタル信号多重方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58196742A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62101140A (ja) * | 1985-10-28 | 1987-05-11 | Nec Corp | Ｐｃｍ多重デ−タ分離方式 |
| JPS62283731A (ja) * | 1987-05-27 | 1987-12-09 | Kenwood Corp | 時分割多重伝送システム |
| JPS62283730A (ja) * | 1987-05-27 | 1987-12-09 | Kenwood Corp | 時分割多重伝送システム |
| WO1988001815A1 (fr) * | 1986-08-30 | 1988-03-10 | Fujitsu Limited | Dispositif diviseur multiplex dans un systeme de multiplexage synchrone |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5758429A (en) * | 1980-09-26 | 1982-04-08 | Fujitsu Ltd | Multiplex conversion circuit |
-
1982
- 1982-05-12 JP JP57080412A patent/JPS58196742A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5758429A (en) * | 1980-09-26 | 1982-04-08 | Fujitsu Ltd | Multiplex conversion circuit |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62101140A (ja) * | 1985-10-28 | 1987-05-11 | Nec Corp | Ｐｃｍ多重デ−タ分離方式 |
| WO1988001815A1 (fr) * | 1986-08-30 | 1988-03-10 | Fujitsu Limited | Dispositif diviseur multiplex dans un systeme de multiplexage synchrone |
| JPS62283731A (ja) * | 1987-05-27 | 1987-12-09 | Kenwood Corp | 時分割多重伝送システム |
| JPS62283730A (ja) * | 1987-05-27 | 1987-12-09 | Kenwood Corp | 時分割多重伝送システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01157138A (ja) | フレーム同期方式 | |
| EP0903885A3 (en) | Clock recovery circuit | |
| JPH0397329A (ja) | デマルチプレクサ | |
| JPS59131236A (ja) | 時分割多重装置に対する同期装置 | |
| JPS6410973B2 (ja) | ||
| JPS58196742A (ja) | デイジタル信号多重方法 | |
| JPS61174857A (ja) | 分岐回路 | |
| JPH0113663B2 (ja) | ||
| JP2693466B2 (ja) | 多重化符号変換方法 | |
| JPS60160236A (ja) | Ｐｃｍ多重変換装置の同期方式 | |
| JPS6320931A (ja) | デ−タ伝送装置 | |
| JPS61140241A (ja) | フレ−ム同期復帰方式 | |
| JPH08307404A (ja) | フレーム同期方法及びフレーム同期装置 | |
| JP2985560B2 (ja) | データフォーマット変換器 | |
| JP3119956B2 (ja) | 多重クロック伝送方法および装置 | |
| JP2581240B2 (ja) | 多重化装置 | |
| JP2754566B2 (ja) | スタフ同期方式 | |
| JPS58166424A (ja) | インタフエ−ス部タイミング制御方式 | |
| JPH02274135A (ja) | チャンネルアクセス方式 | |
| JPS6035111Y2 (ja) | スイツチを具えた集積回路装置におけるチヤタリング防止回路 | |
| JPH0537510A (ja) | 並列形フレーム同期回路のチヤネル選択状態のモニタ回路 | |
| JPH05292051A (ja) | 高次群多重分離装置における現用／予備チャンネル切換方式 | |
| JPS62155641A (ja) | フレ−ム同期回路 | |
| JPS58151143A (ja) | 多重信号分離回路 | |
| JPS62114344A (ja) | 時分割多重化符号方式 |