JPS58197741A - 半導体集積回路の製造方法 - Google Patents
半導体集積回路の製造方法Info
- Publication number
- JPS58197741A JPS58197741A JP57067475A JP6747582A JPS58197741A JP S58197741 A JPS58197741 A JP S58197741A JP 57067475 A JP57067475 A JP 57067475A JP 6747582 A JP6747582 A JP 6747582A JP S58197741 A JPS58197741 A JP S58197741A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- layers
- substrate
- type
- single crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/01—Manufacture or treatment
- H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
- H10W10/019—Manufacture or treatment of isolation regions comprising dielectric materials using epitaxial passivated integrated circuit [EPIC] processes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/10—Isolation regions comprising dielectric materials
Landscapes
- Bipolar Transistors (AREA)
- Element Separation (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、−電体絶縁分離による半導体幾横−路の製造
方法に係る−ので、特に、ＰＮＰ）ランジスタと菖ｒ麗
トランジスタの双方を具え、カつ、それぞれがコレクタ
植込み層を具ＪＬ九九本体系積−路−Ｄ−造方法に−す
るものである。
方法に係る−ので、特に、ＰＮＰ）ランジスタと菖ｒ麗
トランジスタの双方を具え、カつ、それぞれがコレクタ
植込み層を具ＪＬ九九本体系積−路−Ｄ−造方法に−す
るものである。
−屯座＃Ａ−分離技術は、容量を小さくで亀るので＾遭
の蟻ｌＫ−路に適していること、耐圧が大島いので鳩電
圧の果槙關鴎遣丸はパワーＩＣに通していること、ツッ
チアッグがないので４禰化が薯易であること、ｆｊｉＡ
分会拡航がクーであること、鳥泉機度が得られること、
などといっ九多くの利点が＊ａ、多方１ｆｉｉの用途が
考えられている。
の蟻ｌＫ−路に適していること、耐圧が大島いので鳩電
圧の果槙關鴎遣丸はパワーＩＣに通していること、ツッ
チアッグがないので４禰化が薯易であること、ｆｊｉＡ
分会拡航がクーであること、鳥泉機度が得られること、
などといっ九多くの利点が＊ａ、多方１ｆｉｉの用途が
考えられている。
上記のような一電体絶嫌分嶋技術を利用して相補形の半
導体集積回路、丸とえばＰ舅Ｐトランジスタと１７１）
→ンジスタを、一枚の基板に形成する友めには、Ｐｆｌ
ｌとＭ鷹の導ｖｔ遣を有する単紬晶シリコンの島をそれ
ぞれ具え九基板を用いなければならなり、このようなＰ
ＩＰ）ランジスタとＭ７Ｍ）ツンジスタを臭え九素子と
その製造方法については、待闘昭５＄−４２３５２号公
報などに記載されているが、いずれも多くの工数を必要
トシ、壕九、トランジスタの特性を向上させろ友めに必
要なコレクタの臘込み層を形成することが困難であると
いう問題があつ九、填込み層の形成の丸めに梼別の１傭
が必要となっ九如、あるいは、ｌＩｉ＆濃度にドーグさ
れる不ｉ４会の磯直の制御が一部であるといった点が大
きな問題となっている。
導体集積回路、丸とえばＰ舅Ｐトランジスタと１７１）
→ンジスタを、一枚の基板に形成する友めには、Ｐｆｌ
ｌとＭ鷹の導ｖｔ遣を有する単紬晶シリコンの島をそれ
ぞれ具え九基板を用いなければならなり、このようなＰ
ＩＰ）ランジスタとＭ７Ｍ）ツンジスタを臭え九素子と
その製造方法については、待闘昭５＄−４２３５２号公
報などに記載されているが、いずれも多くの工数を必要
トシ、壕九、トランジスタの特性を向上させろ友めに必
要なコレクタの臘込み層を形成することが困難であると
いう問題があつ九、填込み層の形成の丸めに梼別の１傭
が必要となっ九如、あるいは、ｌＩｉ＆濃度にドーグさ
れる不ｉ４会の磯直の制御が一部であるといった点が大
きな問題となっている。
本発明の目的は、上記の間亀を鱗決して、貢鑞体絶縁分
論基板を製造する際に単結晶シリコンの島内に＋１６ｄ
１ｍに不純吻會含む層を形成し、これをトランジスタの
堀込み層として利用するもので、比較的簡単なプロセス
によ？、て半導体集積回路を製造することを目的とする
。
論基板を製造する際に単結晶シリコンの島内に＋１６ｄ
１ｍに不純吻會含む層を形成し、これをトランジスタの
堀込み層として利用するもので、比較的簡単なプロセス
によ？、て半導体集積回路を製造することを目的とする
。
壜九、それによって特性の制御が容具な半導体集積回路
を得るものである。
を得るものである。
以下、図面に従って本９＆明の実施例につき説明する。
図面ｐｉ１図（ム〜Ｌ）は本発明による半導体集積回路
の製造方法を示す正面断面図である。
の製造方法を示す正面断面図である。
図面においては、Ｆｌｌの埜績晶シリコン基板から出角
しているが、ＮＭ′″ｃ６っても不純物が異なるほかは
食＜Ｘ橡の工種となる。
しているが、ＮＭ′″ｃ６っても不純物が異なるほかは
食＜Ｘ橡の工種となる。
Ｐ鑞の単結晶シリコン基板１ｏの表頴が（１００）園と
なるように単結晶シリコンウェハｔ−研謔する。
なるように単結晶シリコンウェハｔ−研謔する。
このＰｍの単結晶シリコン基板１ｏは比砿的嶌抵抗とす
る（ム）。
る（ム）。
Ｐ臘の単結晶シリコン１版１０の表面に、Ｐ誕の不Ｓ智
が高漬ＩＫにドーグされた単結晶シリコン４１１ｔ−過
怠６〜５μ調の４みにエピタキシアル層★さぜる。この
エピタキシアル成長１こよる単結晶シリコンＪｍ１１ｒ
！単結晶シリコン４板１ｏよりも導蝋卓が縄くなる。筐
友、この単結晶シリコンｌ＃１１は基板と同じ（ＩＬ］
Ｏ）面に配向した結晶となる（１）。
が高漬ＩＫにドーグされた単結晶シリコン４１１ｔ−過
怠６〜５μ調の４みにエピタキシアル層★さぜる。この
エピタキシアル成長１こよる単結晶シリコンＪｍ１１ｒ
！単結晶シリコン４板１ｏよりも導蝋卓が縄くなる。筐
友、この単結晶シリコンｌ＃１１は基板と同じ（ＩＬ］
Ｏ）面に配向した結晶となる（１）。
エピタキシアル成長による単結晶シリコン層１１の表面
の一部に８↓０，１などのＴスフ１２を形成する。−ｖ
スフ１２はＦｆｉの本結晶シリコン基板１゜の島が形成
される部分に形成され、それ以外の部分の単結晶シリコ
ン層１１の表面は露出する（ｃ）。
の一部に８↓０，１などのＴスフ１２を形成する。−ｖ
スフ１２はＦｆｉの本結晶シリコン基板１゜の島が形成
される部分に形成され、それ以外の部分の単結晶シリコ
ン層１１の表面は露出する（ｃ）。
単結晶シリコン層１１及び単結晶シリコン基板１０はい
ずれ４ｈ（１００）面とされているので、マスク１２が
形成されていない部分で異方性エツチングを行なうとＶ
字形の溝が徐々に形成される。
ずれ４ｈ（１００）面とされているので、マスク１２が
形成されていない部分で異方性エツチングを行なうとＶ
字形の溝が徐々に形成される。
縛のＲさが２０〜ＳＯμ鯛となるまでエツチングする（
Ｄ）。
Ｄ）。
次に、−のＲ−以外の部分にａ＝Ｏ２などのマスク１Ｓ
’ｔ）路成し、＃ｌの四面のみ単結晶シリコ／基板１υ
ｔｊｉ出させる。そして、との露出した部分にｐｉの不
ＭＶ（例えばボロン）を拡赦させて＾製置の不４４−を
含む層１４を形成する。このノー１４はＰ臘不縄書を＾
＾度にドープされ九単−轟シリコン層１１と繋がること
が望ましいが、離れていても嵐い。この工程は必須のも
のではなく、省略しても良い（Ｉ）。
’ｔ）路成し、＃ｌの四面のみ単結晶シリコ／基板１υ
ｔｊｉ出させる。そして、との露出した部分にｐｉの不
ＭＶ（例えばボロン）を拡赦させて＾製置の不４４−を
含む層１４を形成する。このノー１４はＰ臘不縄書を＾
＾度にドープされ九単−轟シリコン層１１と繋がること
が望ましいが、離れていても嵐い。この工程は必須のも
のではなく、省略しても良い（Ｉ）。
なお、ここまでの工種は順序を変えて、エツチングによ
る溝を形成、溝の底部へのマスク形成、Ａ導電率のエピ
タキシアル層の形成というようにして４ＪＩＬい。その
場合には、高濃度の不純物層が一度に形成できる。
る溝を形成、溝の底部へのマスク形成、Ａ導電率のエピ
タキシアル層の形成というようにして４ＪＩＬい。その
場合には、高濃度の不純物層が一度に形成できる。
単結晶シリコン基板１ｏの溝の底面以外の部分ｔ−ｓル
０１どの１スク１５で覆う。すなわち、＃の構面の部分
のみ単結晶シリコン基板１ｏが露出する（Ｆ）。
０１どの１スク１５で覆う。すなわち、＃の構面の部分
のみ単結晶シリコン基板１ｏが露出する（Ｆ）。
次に、この表面に、Ｍａｉｌの不純物を會む単結晶シリ
コン層１４ｔ−エピタキシアル成長させる。単結晶シリ
コン４板１０が露出している構面には単結晶シリコン層
１６が成員するが、ａｉｏｌなどのマスク１５のＲ崖に
は＃ｊｉｌｆ蟲シリコン１７が形成場れる。Ｍ麺の単結
晶シリコンノー１６は１５〜２０μｓ楊度の厚みとなる
ように形成される（Ｇ）。
コン層１４ｔ−エピタキシアル成長させる。単結晶シリ
コン４板１０が露出している構面には単結晶シリコン層
１６が成員するが、ａｉｏｌなどのマスク１５のＲ崖に
は＃ｊｉｌｆ蟲シリコン１７が形成場れる。Ｍ麺の単結
晶シリコンノー１６は１５〜２０μｓ楊度の厚みとなる
ように形成される（Ｇ）。
多結晶シリ：ｆｆン１７’１ＸＨＦと”＊” ｖｗｓｉ
ｔｔＩ＆中熱リン−でエツチングして、単結晶シリコン
層１６の１ｉ１１−面及びト０１などのマスク１５を露
出させる（１１）。
ｔｔＩ＆中熱リン−でエツチングして、単結晶シリコン
層１６の１ｉ１１−面及びト０１などのマスク１５を露
出させる（１１）。
次に、単結晶シリコン１１１６の表面にＭｆｉの不純物
を拡散して、その表Ｔｌ１ｉ！４分に高導電率の層、す
なわち、ＭｔＩｉ不純物を高濃度に含むノー１８を形成
する（１）。
を拡散して、その表Ｔｌ１ｉ！４分に高導電率の層、す
なわち、ＭｔＩｉ不純物を高濃度に含むノー１８を形成
する（１）。
この上うＫして、Ｐ型及びＭ＠の高濃度の不純物層１４
．１８が形成され九１Ｐ盤及びＨ型の領域を興、ｔｆＩ
Ｌ単結晶シリコン基板１０の表面にｌｉ＆ｏ意の酸化膜
１９を全面に形成す！（Ｊ）。
．１８が形成され九１Ｐ盤及びＨ型の領域を興、ｔｆＩ
Ｌ単結晶シリコン基板１０の表面にｌｉ＆ｏ意の酸化膜
１９を全面に形成す！（Ｊ）。
この酸化膜１９の表面にシリコンを堆積させると、多結
晶シリコン２０が成員する。この多績感シリコン２０は
、半導体集積回路基板の支持材料となるもので、そのた
めに十分な厚みとなるｌで形成されｈｃＸ）。
晶シリコン２０が成員する。この多績感シリコン２０は
、半導体集積回路基板の支持材料となるもので、そのた
めに十分な厚みとなるｌで形成されｈｃＸ）。
最後に、単結１シリコン基板１ｏｔＪ［面から研−して
、酸化膜１９が表面に現われるようにすると、ＩＩｔ体
ム１９で絶縁分着されたＰ ｍｌ ＪＪ島２１とＭ［の
島１６が多結晶シリコン２０に支持されて形成される（
Ｌ）。
、酸化膜１９が表面に現われるようにすると、ＩＩｔ体
ム１９で絶縁分着されたＰ ｍｌ ＪＪ島２１とＭ［の
島１６が多結晶シリコン２０に支持されて形成される（
Ｌ）。
なお、基板函については（ｔ ＵＯ）面で説明し九が、
選択的に凹部を形成できるものであればどのような面を
用いても嵐い。
選択的に凹部を形成できるものであればどのような面を
用いても嵐い。
以上のようにして形成されたＰ型とＭ型り単結晶のシリ
コンの島には、いずれもその周辺及び底ＩＩＫ高導亀率
の畳、すなわちＰｏＩ！を九はＭ型の不純物を高ａｌｌ
Ｋ含む層が形成されている。したがって、′Ｊ？ＭＰト
ランジスタ、ＭＰＭ）ランジスタのいずれを形成するに
あたっても、この高濃度にドープ１れ九層をコレクタの
堀込み層として利用することができる。すなわち、繭記
の工場の鎌にベース拡散、エミッタ値数を行なうのみで
、堀込み層を有する７１Ｐオ九はＭＰＭトランジスタが
形成される。を九嫉會形″ｔｌ界効果のゲートとしてｍ
込み層を利用する仁ともで龜る。
コンの島には、いずれもその周辺及び底ＩＩＫ高導亀率
の畳、すなわちＰｏＩ！を九はＭ型の不純物を高ａｌｌ
Ｋ含む層が形成されている。したがって、′Ｊ？ＭＰト
ランジスタ、ＭＰＭ）ランジスタのいずれを形成するに
あたっても、この高濃度にドープ１れ九層をコレクタの
堀込み層として利用することができる。すなわち、繭記
の工場の鎌にベース拡散、エミッタ値数を行なうのみで
、堀込み層を有する７１Ｐオ九はＭＰＭトランジスタが
形成される。を九嫉會形″ｔｌ界効果のゲートとしてｍ
込み層を利用する仁ともで龜る。
第２図は、本発明により輛造し友相鵜形糸積回ｊ１８票
子の一判の正−断面図を示したもので必る。
子の一判の正−断面図を示したもので必る。
Ｐ誕の単結晶シリコンの７６２１の中にＰ諷孤致層５５
４１１形成してベースとし、罠（ＣＭ鳳拡敏層６４會形
成してエミッタとする。これによってＰＩＰトランジス
タ６１が構成される。同様にしてｗｍの単結晶シリコン
の島１６の中にＮＰＭ）ランジスタ５２が構成される。
４１１形成してベースとし、罠（ＣＭ鳳拡敏層６４會形
成してエミッタとする。これによってＰＩＰトランジス
タ６１が構成される。同様にしてｗｍの単結晶シリコン
の島１６の中にＮＰＭ）ランジスタ５２が構成される。
なお、埋込層の不純物の拡散係数が異なる場合、例えば
Ｐｌｊｉにボーン、Ｍｆｌｉにヒ素などを用いる場合に
は、Ｍ型の島よりもＰ型の島を深く形成し、ペース、エ
ミッタの拡散時に両方の橿込み層までの深さが同じとな
るようにすることもできる３本発明によれば、誘電体絶
縁分離技術による半導体集積回路装置の填込み層が容易
に形成できる。
Ｐｌｊｉにボーン、Ｍｆｌｉにヒ素などを用いる場合に
は、Ｍ型の島よりもＰ型の島を深く形成し、ペース、エ
ミッタの拡散時に両方の橿込み層までの深さが同じとな
るようにすることもできる３本発明によれば、誘電体絶
縁分離技術による半導体集積回路装置の填込み層が容易
に形成できる。
それぞれの単結晶シリコンの島を形成する工ｍに僅かの
工場を付加するのみで良い。墳込み層の一方はエピタキ
シアル成長により、もう一方は拡散によるので、拡ｉｋ
ｇｋｌｌ！Ｌの異なる不純物の通産の制御も容易である
。
工場を付加するのみで良い。墳込み層の一方はエピタキ
シアル成長により、もう一方は拡散によるので、拡ｉｋ
ｇｋｌｌ！Ｌの異なる不純物の通産の制御も容易である
。
本発明により製造石れる半導体集積園ｗｌは、相補化が
可能となり、しかも、％素子の特注の制御が容易である
ので、ｇＩ−性が大幅に同上する。
可能となり、しかも、％素子の特注の制御が容易である
ので、ｇＩ−性が大幅に同上する。
第１図は本発明の実施例を示す正面断面図、第２図は本
発明によや製造し九本導体集積回ｌ１ＩＩの一例の正面
断面図を示す。 １０・・・・・・Ｐｍ単結晶シリコン基板。 １１・・・・・・ｐＨエビタ會シアル層。 １２．１５・・・・・・マスク。 １４・・・・・・ｙ＠拡散層。 １５．１？・・・・・・晴化嘆 １６・・・・・・Ｍ態率結晶シリコン層。 １７．２０・・・・・・多結晶シリコン。 １８・・・・・・ＭＩＮｌｔ敏層。 Ｓｌ・・・・・・Ｐ舅！トツンジスタ。 ６２・・・・・・ＭＰＩｍ）ランジスタ時１１’ｆ山−
人 東光株大会社
発明によや製造し九本導体集積回ｌ１ＩＩの一例の正面
断面図を示す。 １０・・・・・・Ｐｍ単結晶シリコン基板。 １１・・・・・・ｐＨエビタ會シアル層。 １２．１５・・・・・・マスク。 １４・・・・・・ｙ＠拡散層。 １５．１？・・・・・・晴化嘆 １６・・・・・・Ｍ態率結晶シリコン層。 １７．２０・・・・・・多結晶シリコン。 １８・・・・・・ＭＩＮｌｔ敏層。 Ｓｌ・・・・・・Ｐ舅！トツンジスタ。 ６２・・・・・・ＭＰＩｍ）ランジスタ時１１’ｆ山−
人 東光株大会社
Claims (1)
- 多結晶シリ；ン層に支持されるとともＫｍ電体膜によっ
て絶縁分離され九Ｐ鳳及びＭＩｌｌの率績墨シリコンの
島にそれぞれ半導体素子音形成する半導体集積回路の製
造方法において、−導電型の◆結晶シリコンｉ徹の一六
園から該基板の一部會趨択的にエツチングしてＳｔ形成
し、咳＃の戚−以外の表面の少くとも一部に同じ４亀１
１ｉの高尋蝋本の単結晶シリコン層をエピタキシアルｉ
ａさせ、＃［ｌＩＩの底部以外の該ｆｉ板機向を酸化−
で債って該基板ｔ１面に反対導電ｍの単細晶シリコン會
エピタキシャル成員させ、骸反対導電撤の単−晶７ リ
コンの表面付近に該反対導電１ｊＩｉＤ＋４導亀車力層
を形成し、咳表面の全面を酸化模で後ってそのＬｖｃ多
結晶シリコン層を形成し、咳基板の裏面を研磨して二つ
の導電型の単結晶シリコンの島を形成し、該島内の嵩導
電車の層をそれぞれ場込み層とじてＰＩＰ）ランジスタ
員びＭＰＭ ）ランジスタを形成することを特徴とする
半導体◆積回路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57067475A JPS58197741A (ja) | 1982-04-23 | 1982-04-23 | 半導体集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57067475A JPS58197741A (ja) | 1982-04-23 | 1982-04-23 | 半導体集積回路の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58197741A true JPS58197741A (ja) | 1983-11-17 |
Family
ID=13346020
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57067475A Pending JPS58197741A (ja) | 1982-04-23 | 1982-04-23 | 半導体集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58197741A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56131941A (en) * | 1980-03-19 | 1981-10-15 | Fujitsu Ltd | Manufacture of semiconductor device |
-
1982
- 1982-04-23 JP JP57067475A patent/JPS58197741A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56131941A (en) * | 1980-03-19 | 1981-10-15 | Fujitsu Ltd | Manufacture of semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4063271A (en) | FET and bipolar device and circuit process with maximum junction control | |
| JP2974211B2 (ja) | Ｓｏｉ半導体デバイス | |
| JPH039631B2 (ja) | ||
| JPS5827342A (ja) | 誘電体分離領域形成方法 | |
| JPH0671043B2 (ja) | シリコン結晶体構造の製造方法 | |
| JPH01179342A (ja) | 複合半導体結晶体 | |
| JPH0140498B2 (ja) | ||
| US5714793A (en) | Complementary vertical bipolar junction transistors formed in silicon-on-saphire | |
| US3936929A (en) | Fet and bipolar device and circuit process with maximum junction control | |
| JPS5992548A (ja) | 半導体装置及びその製造方法 | |
| JPS59208851A (ja) | 半導体装置とその製造法 | |
| JPS58197741A (ja) | 半導体集積回路の製造方法 | |
| US3815223A (en) | Method for making semiconductor structure with dielectric and air isolation | |
| US3855008A (en) | Mos integrated circuit process | |
| JPS59188935A (ja) | 誘電体分離型半導体装置及びその製造方法 | |
| JPS5828731B2 (ja) | ゼツエンキバンジヨウヘノ シリコンソウサクセイホウホウ | |
| JPS58200554A (ja) | 半導体装置の製造方法 | |
| JPH01289124A (ja) | 半導体装置の製造方法 | |
| JPS6057949A (ja) | 半導体装置 | |
| JPS6321348B2 (ja) | ||
| JPS6337508B2 (ja) | ||
| JPS61114571A (ja) | 半導体装置の製造方法 | |
| JPS5943546A (ja) | 半導体集積回路装置およびその製法 | |
| JPS60144961A (ja) | 半導体集積回路 | |
| JPS60126846A (ja) | 半導体装置およびその製造方法 |