JPS58197873A - 半導体装置の製造法 - Google Patents
半導体装置の製造法Info
- Publication number
- JPS58197873A JPS58197873A JP57079970A JP7997082A JPS58197873A JP S58197873 A JPS58197873 A JP S58197873A JP 57079970 A JP57079970 A JP 57079970A JP 7997082 A JP7997082 A JP 7997082A JP S58197873 A JPS58197873 A JP S58197873A
- Authority
- JP
- Japan
- Prior art keywords
- region
- poly
- layer
- oxidation
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
- H10B20/10—ROM devices comprising bipolar components
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
- H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
Landscapes
- Element Separation (AREA)
- Bipolar Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Electrodes Of Semiconductors (AREA)
- Local Oxidation Of Silicon (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発＃４蝶、ポリ＆ｉ（多結晶シリコンノを使…するプ
ロセスｋＭする牛停体装置の製造法においてポリ８１酸
化工梅での積層欠陥の発生音防止−ｒる蚊術に関するも
のでるる。
ロセスｋＭする牛停体装置の製造法においてポリ８１酸
化工梅での積層欠陥の発生音防止−ｒる蚊術に関するも
のでるる。
半導体メモリ制電、−Ｊえばｌ ６ Ｋ Ｐ ＲＯＭ
（Ｐｒ −Ｏｇｒａｍａｂｌｅ Ｒｅａｄ ０ｎｌｙ
Ｍｅｍｏｒｙ ） ％の’Ｅｌ遺１１Ｃνいて、ポリＳ
Ｌ’（使ってウォールドエミッタ偽造ｒ形成している。
（Ｐｒ −Ｏｇｒａｍａｂｌｅ Ｒｅａｄ ０ｎｌｙ
Ｍｅｍｏｒｙ ） ％の’Ｅｌ遺１１Ｃνいて、ポリＳ
Ｌ’（使ってウォールドエミッタ偽造ｒ形成している。
このウォールドエミッタ形成プロセスではメモリセルの
みにポリ５ｉｉｆｉし、＋）ａ（Ｍ１辺ｓ）ＯホｌＪ
Ｓ ｉ ｋｔｌｔｌ化り、テエツｆングする工４１ｉｌ
ｋｉｌｉ２ＭＪしている。周辺部のボＩＪ Ｂ １２歌
化しエツチングした部分の下地生部体表面には積層欠陥
か％生ずることか判明している。〜にこの周辺部ｉ１１
を域Ｖｃ次圓層【利用するショットキバリアダイオード
を形成する礪曾、ｂ４ＩｗＩ久陥のた欠陥（−メモリ装
置全体の歩ｗ９の低下ｔひき起している。
みにポリ５ｉｉｆｉし、＋）ａ（Ｍ１辺ｓ）ＯホｌＪ
Ｓ ｉ ｋｔｌｔｌ化り、テエツｆングする工４１ｉｌ
ｋｉｌｉ２ＭＪしている。周辺部のボＩＪ Ｂ １２歌
化しエツチングした部分の下地生部体表面には積層欠陥
か％生ずることか判明している。〜にこの周辺部ｉ１１
を域Ｖｃ次圓層【利用するショットキバリアダイオード
を形成する礪曾、ｂ４ＩｗＩ久陥のた欠陥（−メモリ装
置全体の歩ｗ９の低下ｔひき起している。
この歩貿りはボＩＪ Ｂ １−犀と酸化時１Ｉ１１１ν
Ｃ依仔し、酸化時１’ｌＪ’ｌｋ増すはど積層欠陥の成
長か助長されることか実験でａＭされた。
Ｃ依仔し、酸化時１’ｌＪ’ｌｋ増すはど積層欠陥の成
長か助長されることか実験でａＭされた。
この発明の目的Ｆｉ、ポリＳ１ウオールドエミツタプロ
セスにおいて、ポリ８１酸化工輸で発生する積層欠陥の
防止とそれによる生部体装置の１８籾度向上にある。
セスにおいて、ポリ８１酸化工輸で発生する積層欠陥の
防止とそれによる生部体装置の１８籾度向上にある。
この発明の一つのｍましい形態ｔ’；ｃｍに赴べるフ゛
０セス１６ＫＦＲＯＭ（ポリＳ１ウオールドエミツタプ
ロセス）に示すように積層欠陥を防止する目的でポリＳ
１デボ罰にポリＢ １ ｔ−将米慢丁−ｐｊＩ城（ウォ
ールドエミッタ鎖酸）ｖ）み８１忙篇出し、その他ｔ）
ｓｉｒｋＪに酸化膜を形成しておき、ポリ８１を欧化す
る工程で予め欧化１．．ｔ、Ｊ３１０ ＊かボＩＪ ８
１酸化時のポリ８１から５ＩＩｔｌへのストレスｔ−ｈ
ａするバッファとして役立たせ積層欠陥か発生しないよ
うＫする奄のである。
０セス１６ＫＦＲＯＭ（ポリＳ１ウオールドエミツタプ
ロセス）に示すように積層欠陥を防止する目的でポリＳ
１デボ罰にポリＢ １ ｔ−将米慢丁−ｐｊＩ城（ウォ
ールドエミッタ鎖酸）ｖ）み８１忙篇出し、その他ｔ）
ｓｉｒｋＪに酸化膜を形成しておき、ポリ８１を欧化す
る工程で予め欧化１．．ｔ、Ｊ３１０ ＊かボＩＪ ８
１酸化時のポリ８１から５ＩＩｔｌへのストレスｔ−ｈ
ａするバッファとして役立たせ積層欠陥か発生しないよ
うＫする奄のである。
以下実施ガにそって本発明を詳述する。
謳１図−） 〜（ｆ）は本発明に１６ＫＦＲＯＭブｏ＊
スに通用した場會の工相図を示す。同図Ｖこおいて、Ｉ
は崗辺領域（又はコレクタ）、Ｈはメモリ十ル＠雛とな
るべき領域を示す。
スに通用した場會の工相図を示す。同図Ｖこおいて、Ｉ
は崗辺領域（又はコレクタ）、Ｈはメモリ十ル＠雛とな
るべき領域を示す。
（ｕＪｐ型８１基＆（８ＵＢ）ｌ上にＭ”＊埋込１曽２
に介してＮ番エピタキシャル鳩３虻成長さぜ、Ｓｔ＜的
表ｔｈ＋酸化によってアイソレーション融化＠（８１０
，）４ｔ−Ｍ＋埋埋込２に逼する深さまで形成する。こ
の酸化１＄４でｈまれ次エピタキシャル層のＩＩＭ Ｉ
＆血の酸化談ｒホトエッチしてリン轡のドナ不純物に
遇択循散することによりＭ 拡数層（ＯＮ）５’！に一
糠込層２に遍するように形成する。
に介してＮ番エピタキシャル鳩３虻成長さぜ、Ｓｔ＜的
表ｔｈ＋酸化によってアイソレーション融化＠（８１０
，）４ｔ−Ｍ＋埋埋込２に逼する深さまで形成する。こ
の酸化１＄４でｈまれ次エピタキシャル層のＩＩＭ Ｉ
＆血の酸化談ｒホトエッチしてリン轡のドナ不純物に
遇択循散することによりＭ 拡数層（ＯＮ）５’！に一
糠込層２に遍するように形成する。
（ｂ） 領＊を責ｍ＜ｍい（：ｖｏｏム）酸化−（ｓ
ｔｏ、）６ｙ形成し、他方Ｔｈｅ１表面はエピタキシャ
ル層３１ｍ１出し几状聰で領域１．１ｌｆｉｌｌＩＶＣ
ポリ８１％７１デポジットする。
ｔｏ、）６ｙ形成し、他方Ｔｈｅ１表面はエピタキシャ
ル層３１ｍ１出し几状聰で領域１．１ｌｆｉｌｌＩＶＣ
ポリ８１％７１デポジットする。
（Ｃ） ’ＷＩＩＲｉｆ 衣圓ＶＣ−酊＊ 化マスク
トシテ８１ｓＮａ Ｉｌｌ！ ｂｒ影形成る。
トシテ８１ｓＮａ Ｉｌｌ！ ｂｒ影形成る。
〒
（ｄ） 上記８１１焉編マスクの形成されない領域１
上のポリ８１ｇｋｌｌｋ化してポリＳ１緻イと編９とす
る。
上のポリ８１ｇｋｌｌｋ化してポリＳ１緻イと編９とす
る。
（８） ８１ｓＮａｌｌｌｋ熱りン−等のエッチ液で
除去し友後、ボｖｓ１ｔｓｔ化Ｓｔ−フッ識糸エッチ霞
で除去する。なお前記除化楓６及びボＩＪ８Ｌ＠７はこ
のとき除去されない。
除去し友後、ボｖｓ１ｔｓｔ化Ｓｔ−フッ識糸エッチ霞
で除去する。なお前記除化楓６及びボＩＪ８Ｌ＠７はこ
のとき除去されない。
（０この後、領域ｌ關ｔマスクで稽い、領域」のエピタ
キシャル層にポリｓｔ−に通してボロンイオン打込みに
よるｔペース層１０に形成、父、図示されないか周辺領
域１ＩｌｌＫシヨツトキバリアダイオードのための必１
’：＆不純１！ＦＩｍ−専入、懺植■のベースＭＩ表＋
ｋｕｃ）ｉ＋工にツタ１１杉成のためのイオン打込みｔ
行ない、領域ｌ−の酸化験６ｔホトエッチする。最後に
配酬工相に人９．１１１ｊ１１！ｌｌ１ｌのＯＮ層５に
１＊ムｌ蒸看によるコレクタ電極を形成し、又領域１１
１ｉにはポリ８１層を弁してムｌ蒸ｍによるエミッタ電
極を形成スることになる。上記実Ｊ１１ｔＨのプロセス
仕様により実験した軸来、ａｌｌ−中）Ｋ示す１柳で領
域Ｉ−のｓｔ基＊（エピタキシャル層）次面に０°Ｎ拡
ｅ軒了後麺化議６忙エッチ除去して１１Ｃ直接にボＩＪ
８１ ｋデボし、これ虻は化し友場合に基４ｉｊ衆面
に ！！！！ 表１に示すような積層欠陥か発生することか判明し友。
キシャル層にポリｓｔ−に通してボロンイオン打込みに
よるｔペース層１０に形成、父、図示されないか周辺領
域１ＩｌｌＫシヨツトキバリアダイオードのための必１
’：＆不純１！ＦＩｍ−専入、懺植■のベースＭＩ表＋
ｋｕｃ）ｉ＋工にツタ１１杉成のためのイオン打込みｔ
行ない、領域ｌ−の酸化験６ｔホトエッチする。最後に
配酬工相に人９．１１１ｊ１１！ｌｌ１ｌのＯＮ層５に
１＊ムｌ蒸看によるコレクタ電極を形成し、又領域１１
１ｉにはポリ８１層を弁してムｌ蒸ｍによるエミッタ電
極を形成スることになる。上記実Ｊ１１ｔＨのプロセス
仕様により実験した軸来、ａｌｌ−中）Ｋ示す１柳で領
域Ｉ−のｓｔ基＊（エピタキシャル層）次面に０°Ｎ拡
ｅ軒了後麺化議６忙エッチ除去して１１Ｃ直接にボＩＪ
８１ ｋデボし、これ虻は化し友場合に基４ｉｊ衆面
に ！！！！ 表１に示すような積層欠陥か発生することか判明し友。
この実験プロセス仕様では、０Ｍ拡散終了後、酸化−６
にエツチングし、基板５に直壷ポリ８１７ｒデボする。
にエツチングし、基板５に直壷ポリ８１７ｒデボする。
この伏線で、ボ１Ｊ８１７敵化７ると、ポリ８１デポ礁
厚２ＱＯｎＩｎ、ｆｉ化時ｔ＆１７０分（１００Ｌ）℃
、ｗｅｔｏ、）以下では積層欠陥は見られず、ポリ８１
デボ−廖２５ｔ）ｎｍ、＠化時間１１０分、及びポリ８
１デボａ１１廖３５０ｎｓｎ、 Ｈ化時１＆１２４０分
については、それぞれ半均２，５μｍ。
厚２ＱＯｎＩｎ、ｆｉ化時ｔ＆１７０分（１００Ｌ）℃
、ｗｅｔｏ、）以下では積層欠陥は見られず、ポリ８１
デボ−廖２５ｔ）ｎｍ、＠化時間１１０分、及びポリ８
１デボａ１１廖３５０ｎｓｎ、 Ｈ化時１＆１２４０分
については、それぞれ半均２，５μｍ。
３．５μｍ９寸床の積層欠陥カム豪察され友。第２凶（
ＩＬ）（切＜Ｑ）に、その積増久ｗｋｔボす。積層欠陥
の発住瓢因及びプロセス矯汗との関係ｋｉｌｌ討するた
めに、結晶基板にポ１Ｊ８１［１１デボし友ウェハ及び
基板８１とポリ８１との間にｇ□ｎｍの＃１１／躾虻形
成したウェハを用いて、積層欠陥のポリ８１−犀＃鈑仕
時間・鹸化方法依存性を調べた。その横肘ｉＩ！Ｉ来を
纂３図に示す。横軸に、ボ１７ Ｓ Ｌか酸化された後
の８１基板の酸化−岸倉、縦軸ＶＣ１横層欠陥の寸法を
示す。ポ１Ｊ８Ｌ［ａｉ基板に直接デボした場合には、
ポリ日１鱗厚・酸化方法にかかわらず、８１基板の酸化
Ｓ＊か増すにしたかつて積層欠陥か成長していくことか
わかる。また、８１基板か約３５ｎｍｌｉｌ化されると
欠陥か発生しはじめることか推定される。−万、ポリ８
１ｊ直播８１基仮にデポした場合に、８１基板か１１０
０ｎ噛化されると、１．６μｍから２．１ｐｍの欠陥か
発生するのに対して、すＱｎｍの酸化ａ【は場んだ魯げ
には、８１基板ｋｌｏＯｎｍ絵化しても積層欠陥か発生
しないことかわかった。ｔａｘｐａｏｍの本仕様では、
ポリ８１デボ績犀は２００±２ＱｎｍポリＢ１象化（２
）時間［７０分（ｔｏｏｏ℃、 ｗｓｔｔＯｎ ）で
める。本仕様において試作したロッ）１からロット８に
おいては積層久ｗ！Ｉは１察されなかりた。しかし、ポ
リ８１のデボＩＩ厚のばらつきｒ：２１１ｍすると、ポ
リ８１デポ論厚は１８０ｍｍから２２０ｍｍまで変動し
、これにともなって、ｓ１基板の酸化埃厚は２２ｎｍか
ら６６ｎｍのばらつき１生じるととになる。この範曲で
は、欠陥の発生する割合か高＾。そこで、ＯＮ拡敏饋、
ホトレジエ４！！を追加して、（ＰＳＭホト）、ポリＢ
１酸化（？）時の積層欠陥の発生Ｖ防止するプロセス仕
様に褒貴し友。絽番図（ＩＬ）及び［有］）に、それぞ
れ積層欠陥の蒙−ｊ−及び酸化−ｒはさんだ場合の皺絢
釣針示す。
ＩＬ）（切＜Ｑ）に、その積増久ｗｋｔボす。積層欠陥
の発住瓢因及びプロセス矯汗との関係ｋｉｌｌ討するた
めに、結晶基板にポ１Ｊ８１［１１デボし友ウェハ及び
基板８１とポリ８１との間にｇ□ｎｍの＃１１／躾虻形
成したウェハを用いて、積層欠陥のポリ８１−犀＃鈑仕
時間・鹸化方法依存性を調べた。その横肘ｉＩ！Ｉ来を
纂３図に示す。横軸に、ボ１７ Ｓ Ｌか酸化された後
の８１基板の酸化−岸倉、縦軸ＶＣ１横層欠陥の寸法を
示す。ポ１Ｊ８Ｌ［ａｉ基板に直接デボした場合には、
ポリ日１鱗厚・酸化方法にかかわらず、８１基板の酸化
Ｓ＊か増すにしたかつて積層欠陥か成長していくことか
わかる。また、８１基板か約３５ｎｍｌｉｌ化されると
欠陥か発生しはじめることか推定される。−万、ポリ８
１ｊ直播８１基仮にデポした場合に、８１基板か１１０
０ｎ噛化されると、１．６μｍから２．１ｐｍの欠陥か
発生するのに対して、すＱｎｍの酸化ａ【は場んだ魯げ
には、８１基板ｋｌｏＯｎｍ絵化しても積層欠陥か発生
しないことかわかった。ｔａｘｐａｏｍの本仕様では、
ポリ８１デボ績犀は２００±２ＱｎｍポリＢ１象化（２
）時間［７０分（ｔｏｏｏ℃、 ｗｓｔｔＯｎ ）で
める。本仕様において試作したロッ）１からロット８に
おいては積層久ｗ！Ｉは１察されなかりた。しかし、ポ
リ８１のデボＩＩ厚のばらつきｒ：２１１ｍすると、ポ
リ８１デポ論厚は１８０ｍｍから２２０ｍｍまで変動し
、これにともなって、ｓ１基板の酸化埃厚は２２ｎｍか
ら６６ｎｍのばらつき１生じるととになる。この範曲で
は、欠陥の発生する割合か高＾。そこで、ＯＮ拡敏饋、
ホトレジエ４！！を追加して、（ＰＳＭホト）、ポリＢ
１酸化（？）時の積層欠陥の発生Ｖ防止するプロセス仕
様に褒貴し友。絽番図（ＩＬ）及び［有］）に、それぞ
れ積層欠陥の蒙−ｊ−及び酸化−ｒはさんだ場合の皺絢
釣針示す。
以上夾ＪＩＩ−で述べた不発明によればボＩＪ Ｂ ｉ
ｉ酸化するプロセスにおいて８１基板表面に発生する
槓層久［−低賦し、待に問題となっているショットキバ
リアダイオード臀性不艮ＶＣよる歩ｗり低下ｒ防止」・
−歩留ｖ化か期待する・ １本妬＃４
はポリｓｔ２基板上に形成する牛導体装置の製造プロセ
スの丁べてｋこ応用でさる。
ｉ酸化するプロセスにおいて８１基板表面に発生する
槓層久［−低賦し、待に問題となっているショットキバ
リアダイオード臀性不艮ＶＣよる歩ｗり低下ｒ防止」・
−歩留ｖ化か期待する・ １本妬＃４
はポリｓｔ２基板上に形成する牛導体装置の製造プロセ
スの丁べてｋこ応用でさる。
第１１Ｎ（ＩＬ）〜（０は本発明によるメモリセル・プ
ロセスの工程ｌｙＴ向図、ｌＫＺ図−）〜（０）は積場
欠陥発生状況を示す拡大平面図、第３図は積層欠陥の８
１基板頗化喚厚依存性菅示す曲縁図、謝４図−）（麹は
積層欠陥の形態を示す拡大平面図でるる。 １−Ｐａ１！８１Ｊ％板、２−Ｎ ｍ埋込層、３・・・
Ｎｍエピタキシャル層、４・・・アイソレーション酸化
−１５・・・ＯＮ拡散層、６・・・鍮化娯、７・・・ボ
ＩＪ ８１験。 訃・・８１．Ｎ４候、９・・・ポリＢ１酸化編、１０・
・・Ｐベース、１１・・・Ｎ 工（ツタ。 代１人 弁理士 薄 １）利 辛−１ 第 １ 図 １ １ 第 ２ 図 （ｂ） 第 ３ 図 、ｓｌ、ａ の１ｍイｃｌＷｌ （ｘｍ’）１４図
ロセスの工程ｌｙＴ向図、ｌＫＺ図−）〜（０）は積場
欠陥発生状況を示す拡大平面図、第３図は積層欠陥の８
１基板頗化喚厚依存性菅示す曲縁図、謝４図−）（麹は
積層欠陥の形態を示す拡大平面図でるる。 １−Ｐａ１！８１Ｊ％板、２−Ｎ ｍ埋込層、３・・・
Ｎｍエピタキシャル層、４・・・アイソレーション酸化
−１５・・・ＯＮ拡散層、６・・・鍮化娯、７・・・ボ
ＩＪ ８１験。 訃・・８１．Ｎ４候、９・・・ポリＢ１酸化編、１０・
・・Ｐベース、１１・・・Ｎ 工（ツタ。 代１人 弁理士 薄 １）利 辛−１ 第 １ 図 １ １ 第 ２ 図 （ｂ） 第 ３ 図 、ｓｌ、ａ の１ｍイｃｌＷｌ （ｘｍ’）１４図
Claims (1)
- 【特許請求の範囲】 ！、＃−俤体基体表面で多結晶午導体躾を款（Ｅする工
＠Ａｔ有するＭＰ導体装置の製造法において、午導体！
！面に第１の酸化−を介して多鮎晶生部体−を形成し、
この多結晶手停体ｉｉｓｒｍ化して第２の酸化−とし、
この第２の酸化ｉｍｒエッチ除去し、その後縞１の鹸化
ｉ［ｔ−エッチ除去することｔ〜値とする苧専体装置の
製造法。 ２、牛導体基体表面で半辱体［ｉｌ［［接に金緬電憔を
設ける第１の領域と生部体面に多結晶牛昏体映を介して
金属電極を設ける篤２の領域を形成するにめたって、第
１の領域の生部体懺歯に飢ｌの歇化編を形成した状緒で
絡１（Ｚ）領域と繕２の領域上に多結晶牛専体膜【形成
し、絽ｌの輩域上の憂鮎＾牛導体線を泗択的に酸化して
纂２の酸化機とし、この第２の版化１１にエッチ除去し
、第２の領域の生部体内に多結晶牛導体績を通して不純
ｗＪｔ停人し７を後、絽１の像域上の第１１２）瞭化暎
ｔエツ噴去し、第１のｉ！ｌ廠とＡ２の一域上νＣ電惨
のためし）金属を形成するこ′と１特偵とＴる生部捧装
ば区）製造法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57079970A JPS58197873A (ja) | 1982-05-14 | 1982-05-14 | 半導体装置の製造法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57079970A JPS58197873A (ja) | 1982-05-14 | 1982-05-14 | 半導体装置の製造法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58197873A true JPS58197873A (ja) | 1983-11-17 |
| JPH0462179B2 JPH0462179B2 (ja) | 1992-10-05 |
Family
ID=13705171
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57079970A Granted JPS58197873A (ja) | 1982-05-14 | 1982-05-14 | 半導体装置の製造法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58197873A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07214008A (ja) * | 1993-10-12 | 1995-08-15 | Elpatronic Ag | 循環流からリターン回収可能なボトルを除去分離する方法及び装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55128861A (en) * | 1979-03-28 | 1980-10-06 | Hitachi Ltd | Semiconductor integrated circuit device and method of fabricating the same |
| JPS5642367A (en) * | 1979-09-14 | 1981-04-20 | Toshiba Corp | Manufacture of bipolar integrated circuit |
-
1982
- 1982-05-14 JP JP57079970A patent/JPS58197873A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55128861A (en) * | 1979-03-28 | 1980-10-06 | Hitachi Ltd | Semiconductor integrated circuit device and method of fabricating the same |
| JPS5642367A (en) * | 1979-09-14 | 1981-04-20 | Toshiba Corp | Manufacture of bipolar integrated circuit |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07214008A (ja) * | 1993-10-12 | 1995-08-15 | Elpatronic Ag | 循環流からリターン回収可能なボトルを除去分離する方法及び装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0462179B2 (ja) | 1992-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI278969B (en) | Integration method of a semiconductor device having a recessed gate electrode | |
| JP2573384B2 (ja) | 半導体記憶装置とその製造方法 | |
| TW461050B (en) | Semiconductor memory and manufacture of the same | |
| JPS58197873A (ja) | 半導体装置の製造法 | |
| JPS59217364A (ja) | 半導体装置の製法 | |
| JPS5840852A (ja) | 相補型ｍｏｓ半導体装置及びその製造方法 | |
| JPH0693442B2 (ja) | 半導体装置の製造方法 | |
| JP2788889B2 (ja) | 半導体装置における分離形成方法 | |
| JPS60171729A (ja) | 半導体装置の製造方法 | |
| JPS5950542A (ja) | 半導体装置の製造方法 | |
| JPS58181785A (ja) | 結晶膜の製造方法 | |
| JPH0585777A (ja) | ガラス基板およびその製造方法 | |
| JPS58180061A (ja) | 半導体装置の製造方法 | |
| JPH02186625A (ja) | 半導体装置の製造方法 | |
| JPH03156956A (ja) | 半導体装置の製造方法 | |
| JPS58102558A (ja) | 半導体装置およびその製造方法 | |
| JPS59147456A (ja) | 半導体装置の製造方法 | |
| JPH0282523A (ja) | 半導体装置の製造方法 | |
| JPH02220434A (ja) | 半導体装置の製造方法 | |
| JPH0364970A (ja) | 半導体装置の製造方法 | |
| JPS6072244A (ja) | 半導体装置の製造方法 | |
| JPH04309226A (ja) | 半導体装置の製造方法 | |
| JPH02292820A (ja) | 半導体装置の製造方法 | |
| JPS5963730A (ja) | 半導体装置の製造方法 | |
| JPH0221136B2 (ja) |