JPH0282523A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0282523A JPH0282523A JP63235512A JP23551288A JPH0282523A JP H0282523 A JPH0282523 A JP H0282523A JP 63235512 A JP63235512 A JP 63235512A JP 23551288 A JP23551288 A JP 23551288A JP H0282523 A JPH0282523 A JP H0282523A
- Authority
- JP
- Japan
- Prior art keywords
- film
- photoresist
- layer
- ion implantation
- aluminum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000004065 semiconductor Substances 0.000 title claims description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 37
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 33
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 33
- 238000005468 ion implantation Methods 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims description 16
- 238000009792 diffusion process Methods 0.000 claims description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 8
- 229920005591 polysilicon Polymers 0.000 abstract description 8
- 239000010408 film Substances 0.000 abstract 11
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 239000010409 thin film Substances 0.000 abstract 1
- 150000002500 ions Chemical class 0.000 description 7
- 230000000903 blocking effect Effects 0.000 description 6
- 239000012535 impurity Substances 0.000 description 6
- 238000005530 etching Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特に相補形電界
効果トランジスタ（以下ＣＭＯ８と称する）の拡散層を
イオン注入法により形成する方法ににおいて、イオン注
入を阻止する膜に関する。
効果トランジスタ（以下ＣＭＯ８と称する）の拡散層を
イオン注入法により形成する方法ににおいて、イオン注
入を阻止する膜に関する。
従来、この種の０ＭＯ８の２種類の導電型の拡散層をイ
オン注入法で形成する場合には、イオン注入しない領域
を第３図のように蒸着又はスパッタリングしたアルミ膜
によって履い、イオン注入阻止膜とするか、又は、第４
図のように、フォトレジスト膜によって履い、阻止膜と
するかのいずれかの製造方法であった。
オン注入法で形成する場合には、イオン注入しない領域
を第３図のように蒸着又はスパッタリングしたアルミ膜
によって履い、イオン注入阻止膜とするか、又は、第４
図のように、フォトレジスト膜によって履い、阻止膜と
するかのいずれかの製造方法であった。
上述した従来の製造方法においては、以下に述べるよう
な欠点がある。まず、第３図の述く、ゲート電極となる
ポリシリコンをフォトレジスト工程、エツチング工程を
通して、バターニング後に、ポリシリコン膜表面に数百
人の薄い酸化膜を熱酸化でつけ、その後に、蒸着又はス
パッタリングによりアルミ膜を基板表面全面につけて、
不純物イオン注入（この場合は７″Ａｓ”）を行ないた
い部分のアルミ膜をフォトレジスト工程、エツチング工
程を行なって除去し、不純物イオン注入を行ないたくな
い部分にアルミ膜を残す。（第３図）このとき、ゲート
ポリシリコンは４０００〜６０００人の厚さがあり、そ
の側面は切立っている。このような段差があると、現在
のアルミ成膜方法（蒸着又はスパッタリング）ではその
段差部のカバレッヂが悪くなり、部分的に非常にアルミ
が薄くなってしまう事がある。条件が悪くなると、はと
んどアルミがなく 、” Ａ ｓ＋の重い原子のイオン
注入でも阻止できず、イオン注入したくない部分に２２
Ｎ＋拡散層ができてしまうという欠点がある。
な欠点がある。まず、第３図の述く、ゲート電極となる
ポリシリコンをフォトレジスト工程、エツチング工程を
通して、バターニング後に、ポリシリコン膜表面に数百
人の薄い酸化膜を熱酸化でつけ、その後に、蒸着又はス
パッタリングによりアルミ膜を基板表面全面につけて、
不純物イオン注入（この場合は７″Ａｓ”）を行ないた
い部分のアルミ膜をフォトレジスト工程、エツチング工
程を行なって除去し、不純物イオン注入を行ないたくな
い部分にアルミ膜を残す。（第３図）このとき、ゲート
ポリシリコンは４０００〜６０００人の厚さがあり、そ
の側面は切立っている。このような段差があると、現在
のアルミ成膜方法（蒸着又はスパッタリング）ではその
段差部のカバレッヂが悪くなり、部分的に非常にアルミ
が薄くなってしまう事がある。条件が悪くなると、はと
んどアルミがなく 、” Ａ ｓ＋の重い原子のイオン
注入でも阻止できず、イオン注入したくない部分に２２
Ｎ＋拡散層ができてしまうという欠点がある。
又、もう一つの従来技術としては、第４図に示すように
、２３フオトレジストを、イオン注入したくない領域に
残す方法がある。この場合には、イオン注入したフォト
レジスト膜がそのイオン注入不純物の種類（例えば、”
Ａｓ”）によっては、イオン注入後の剥離性が悪いとい
う欠点があった。
、２３フオトレジストを、イオン注入したくない領域に
残す方法がある。この場合には、イオン注入したフォト
レジスト膜がそのイオン注入不純物の種類（例えば、”
Ａｓ”）によっては、イオン注入後の剥離性が悪いとい
う欠点があった。
〔課題を解決するための手段〕
本発明の半導体装置の製造方法は、０ＭＯ３の２つの導
電型の不純物のイオン注入により、Ｐ＋Ｎ＋の２つの拡
散層を形成する製造方法において、拡散層形成の為のイ
オン注入の少なくともどちらか片方で、イオン注入した
くない領域を履うフォトレジスト膜を下層にしアルミニ
ウム膜を上層とした２重膜を有している。
電型の不純物のイオン注入により、Ｐ＋Ｎ＋の２つの拡
散層を形成する製造方法において、拡散層形成の為のイ
オン注入の少なくともどちらか片方で、イオン注入した
くない領域を履うフォトレジスト膜を下層にしアルミニ
ウム膜を上層とした２重膜を有している。
次に、本発明について図面を参照して説明する。
第１図（ａ）〜（ｃ）は本発明の一実施例の縦断面図で
ある゛。
ある゛。
第１図（ａ）は、Ｐ−基板５にＮウェル３を形成し、選
択酸化によって厚い酸化膜部分４を形成後、４０００〜
６０００人の厚さのポリシリコン層を形成してフォトレ
ジスト工程、エツチング工程を通して、ゲート電極及び
配線となるポリシリコン部分６をバターニングし、熱酸
化で薄い酸化膜を形成後に、ポジ・フォトレジスト膜２
を１．５〜２．０μの厚さに塗布し、その後に０．５〜
１．１μの厚さのアルミニウム膜１を形成した直後の縦
断面図である。このように、フォトレジスト層（ポジ）
２を下層にする事で、フォトレジストの表面は、はとん
ど平坦に近い状態になり、下地の凹凸に左右されない状
態となっている。従って、フォトレジスト２の上層にア
ルミ層１を形成してもアルミ層はほぼ一様の厚さにする
事ができる。その後、第１図（ｂ）に示すように、アル
ミ層１の上層にフォトレジスト（ポジ）７を塗布して、
イオン注入したい領域を露光して、現像し、フォトレジ
ストを除去する。しかる後に、第１図（ｃ）に示す述く
、フォトレジスト７をマスクとしてアルミ膜１をエツチ
ングし、その後に全面露光して現像するか、もしくは、
プラズマ処理して、フォトレジスト膜７とイオン注入し
たい領域のフォトレジスト膜２をアルミ膜ｌをマスクと
して除去し、残ったアルミ膜ｌとフォトレジスト膜２と
の２重膜を例えば”Ａｓ＋をイオン注入する際の阻止膜
とする。イオン注入は一様の厚さのアルミ膜１で阻止す
る為に、フォトレジスト膜２にはイオン注入されず、ア
ルミ膜１及びフォトレジスト膜２の剥離性も十分で問題
なく、イオン注入の阻止性と剥離性の双方が両立する。
択酸化によって厚い酸化膜部分４を形成後、４０００〜
６０００人の厚さのポリシリコン層を形成してフォトレ
ジスト工程、エツチング工程を通して、ゲート電極及び
配線となるポリシリコン部分６をバターニングし、熱酸
化で薄い酸化膜を形成後に、ポジ・フォトレジスト膜２
を１．５〜２．０μの厚さに塗布し、その後に０．５〜
１．１μの厚さのアルミニウム膜１を形成した直後の縦
断面図である。このように、フォトレジスト層（ポジ）
２を下層にする事で、フォトレジストの表面は、はとん
ど平坦に近い状態になり、下地の凹凸に左右されない状
態となっている。従って、フォトレジスト２の上層にア
ルミ層１を形成してもアルミ層はほぼ一様の厚さにする
事ができる。その後、第１図（ｂ）に示すように、アル
ミ層１の上層にフォトレジスト（ポジ）７を塗布して、
イオン注入したい領域を露光して、現像し、フォトレジ
ストを除去する。しかる後に、第１図（ｃ）に示す述く
、フォトレジスト７をマスクとしてアルミ膜１をエツチ
ングし、その後に全面露光して現像するか、もしくは、
プラズマ処理して、フォトレジスト膜７とイオン注入し
たい領域のフォトレジスト膜２をアルミ膜ｌをマスクと
して除去し、残ったアルミ膜ｌとフォトレジスト膜２と
の２重膜を例えば”Ａｓ＋をイオン注入する際の阻止膜
とする。イオン注入は一様の厚さのアルミ膜１で阻止す
る為に、フォトレジスト膜２にはイオン注入されず、ア
ルミ膜１及びフォトレジスト膜２の剥離性も十分で問題
なく、イオン注入の阻止性と剥離性の双方が両立する。
第２図（ａ）〜（ｃ）は、本発明の他の実施例の縦断面
図である。この場合には、まず、フォトレジスト（ポジ
）１１を塗布した後にフォトレジスト（ネガ）１０を、
その上層に塗布する（第２図（ａ））。その後に、イオ
ン注入したい領域を露光して現像し、フォトレジスト（
ネガ）１０を所定の領域だけ残し、その後にアルミ膜１
２を蒸着又はスパッタリングによって、形成し、（第２
図（ｂ））リフト・オフ法によって、残っていたフォト
レジスト（ネガ）１０と、その上層にあるアルミ膜のみ
をひきはがし、その後に、全面露光して、現像する事に
より、アルミ膜１２の残っていない領域のフォトレジス
ト（ポジ）１１を除去し、（第３図（Ｃ））、その後に
所定の不純物をイオン注入する（例えば”Ａ ｓ ”）
。この場合も、下地の凹凸に左右されず平坦となったフ
ォトレジスト（ポジ）膜１１の上にアルミ膜１２を形成
している為にアルミ膜１２は一様の厚さとなっており、
イオン注入を阻止し、阻止性と後の剥離性の両方を確保
している。
図である。この場合には、まず、フォトレジスト（ポジ
）１１を塗布した後にフォトレジスト（ネガ）１０を、
その上層に塗布する（第２図（ａ））。その後に、イオ
ン注入したい領域を露光して現像し、フォトレジスト（
ネガ）１０を所定の領域だけ残し、その後にアルミ膜１
２を蒸着又はスパッタリングによって、形成し、（第２
図（ｂ））リフト・オフ法によって、残っていたフォト
レジスト（ネガ）１０と、その上層にあるアルミ膜のみ
をひきはがし、その後に、全面露光して、現像する事に
より、アルミ膜１２の残っていない領域のフォトレジス
ト（ポジ）１１を除去し、（第３図（Ｃ））、その後に
所定の不純物をイオン注入する（例えば”Ａ ｓ ”）
。この場合も、下地の凹凸に左右されず平坦となったフ
ォトレジスト（ポジ）膜１１の上にアルミ膜１２を形成
している為にアルミ膜１２は一様の厚さとなっており、
イオン注入を阻止し、阻止性と後の剥離性の両方を確保
している。
以上説明したように、本発明は、０ＭＯ８の２つの導電
型の不純物のイオン注入により、Ｐ＋Ｎ＋の２つの拡散
層を形成する製造方法において、拡散層形成の為のイオ
ン注入時に、イオン注入したくない領域を、下層をフォ
トレジスト膜、上層をアルミ膜とする２重膜とする事に
より、フォトレジスト膜によって下地の凹凸によらず、
その表面を平坦にし、段差部におけるアルミ膜の膜厚バ
ラツキをなくして、イオン注入時の阻止能力をアルミ膜
で十分に確保し、且つ、イオン注入後の剥離性も下層の
フォトレジスト膜はイオン注入されているので、十分確
保する事ができるという効果がある。
型の不純物のイオン注入により、Ｐ＋Ｎ＋の２つの拡散
層を形成する製造方法において、拡散層形成の為のイオ
ン注入時に、イオン注入したくない領域を、下層をフォ
トレジスト膜、上層をアルミ膜とする２重膜とする事に
より、フォトレジスト膜によって下地の凹凸によらず、
その表面を平坦にし、段差部におけるアルミ膜の膜厚バ
ラツキをなくして、イオン注入時の阻止能力をアルミ膜
で十分に確保し、且つ、イオン注入後の剥離性も下層の
フォトレジスト膜はイオン注入されているので、十分確
保する事ができるという効果がある。
遣方法の一実施例の縦断面図、第２図（ａ）〜（ｃ）は
、本発明の他の実施例の縦断面図、第３図は従来の製造
方法の一例で、アルミ膜を使用した場合の縦断面図、第
４図は同じ〈従来の製造方法の一例でフォトレジスト膜
を使用した場合の縦断面図である。
、本発明の他の実施例の縦断面図、第３図は従来の製造
方法の一例で、アルミ膜を使用した場合の縦断面図、第
４図は同じ〈従来の製造方法の一例でフォトレジスト膜
を使用した場合の縦断面図である。
１．１２．２０・・・・・・アルミ、２，７，１１，２
３・・・・・・フォトレジスト（ポジ）、３，１３・・
・・・・Ｎウェル、４，１６・・・・・・厚い酸化膜、
５，１５・川・・Ｐ−基板、６，１４・・・・・・ポリ
シリコン、８．１７・・団・薄い酸化膜、９，１８，２
１，２５・・川・Ｎ＋拡散層、２４・・・・・・変質し
たフォトレジスト。
３・・・・・・フォトレジスト（ポジ）、３，１３・・
・・・・Ｎウェル、４，１６・・・・・・厚い酸化膜、
５，１５・川・・Ｐ−基板、６，１４・・・・・・ポリ
シリコン、８．１７・・団・薄い酸化膜、９，１８，２
１，２５・・川・Ｎ＋拡散層、２４・・・・・・変質し
たフォトレジスト。
代理人 弁理士 内 原 晋
第１図（ａ）〜（ｃ）は、本発明の半導体装置の製第２
図（ｂ） 第１図ＣＣ） 第２図（す
図（ｂ） 第１図ＣＣ） 第２図（す
Claims (1)
- 第１の導電型の基板上に前記第１の導電型とは逆導電型
である第２の導電型の島状領域を形成し、それぞれの導
電型の不純物のイオン注入により、前記島状領域に第１
の導電型の拡散層を形成し、且つ前記基板上には第２の
導電型の拡散層を形成する半導体装置の製造方法におい
て、前記二つの導電型の拡散層を形成する為のイオン注
入時の少なくとも一方において、イオン注入したくない
領域を、フォトレジスト膜を下層にしたアルミニウム膜
を上層とした２重膜で履う事を特徴とする半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63235512A JPH0282523A (ja) | 1988-09-19 | 1988-09-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63235512A JPH0282523A (ja) | 1988-09-19 | 1988-09-19 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0282523A true JPH0282523A (ja) | 1990-03-23 |
Family
ID=16987088
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63235512A Pending JPH0282523A (ja) | 1988-09-19 | 1988-09-19 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0282523A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04176119A (ja) * | 1990-11-08 | 1992-06-23 | Nec Yamagata Ltd | 半導体装置の製造方法及びこれに用いるイオン注入マスク材料 |
-
1988
- 1988-09-19 JP JP63235512A patent/JPH0282523A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04176119A (ja) * | 1990-11-08 | 1992-06-23 | Nec Yamagata Ltd | 半導体装置の製造方法及びこれに用いるイオン注入マスク材料 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2673109B2 (ja) | 自己整列型のｔ−ゲートガリウム砒素の金属半導体の電界効果トランジスタの製造方法 | |
| JPH02299245A (ja) | 電界効果トランジスタの製造方法 | |
| US5501995A (en) | Method for manufacturing a gate electrode of a MOS transistor | |
| JPH0282523A (ja) | 半導体装置の製造方法 | |
| JPS627165A (ja) | 半導体装置の製造方法 | |
| JP2647842B2 (ja) | 半導体装置の製造方法 | |
| JP2759153B2 (ja) | 薄膜ｅ▲上２▼ｐｒｏｍおよびその製造方法 | |
| JPS6273673A (ja) | 電界効果トランジスタの製造方法 | |
| JPH045860A (ja) | ショットキーダイオード | |
| JPS6243341B2 (ja) | ||
| KR100261172B1 (ko) | 반도체소자 제조방법 | |
| JPH01251669A (ja) | 電界効果トランジスタの製造方法 | |
| JPS6222480A (ja) | 半導体素子の製造方法 | |
| JPH02159041A (ja) | 半導体装置の製造方法 | |
| JPS60110163A (ja) | Ｍｏｓ型トランジスタの製造方法 | |
| JPH01248567A (ja) | 半導体装置の製造方法 | |
| JPH0464470B2 (ja) | ||
| JPS63234520A (ja) | 半導体装置の製造方法 | |
| JPH03240265A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPS61116833A (ja) | 半導体装置の製造方法 | |
| JPH0487339A (ja) | 半導体装置およびその製造方法 | |
| JPS6276566A (ja) | 電界効果トランジスタの製造方法 | |
| JPH06310721A (ja) | 半導体素子の製造方法 | |
| JPH02119220A (ja) | 半導体装置の製造方法 | |
| JPH02281618A (ja) | 半導体装置の製造方法 |