JPS58199568A - 半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体装置にかかシ、特に化合物半導体を半導
体材料とする電界効果トランジスタにおけるゲート領域
構造およびその製法に関するものである。

従来、この種の半導体装置の製造方法は、例えば第１図
（ａ）〜（ｄ）の工程でおこなわれる。すなわち、第１
図（ａ）において、１はＧａＡｓ（ガリウムヒ素）等の
化合物半導体基板で、その表面に絶縁膜層２を形成し、
フォトレジスト３工程をおこなって選択的に窓開けし、
例えば、イオン注入法４により該基板１にＮ型注入層（
図示せず）を形成する。

次に、同図（ｂ）で示すように、フォトレジスト３及び
絶縁膜２を除去してアニールをおこなってＮ型活性層５
を形成し、しかるのち、フォトレジスト工程をおこなっ
て選択的にフォトレジスト３′を残す。例えば、同図（
ｂ）に示すように、ソース及びドレイン領域以外にフォ
トレジス［−残す。その後、金属層６例えばＡｕ　−Ｇ
ｅ−Ｎｉ等を形成する。

次に、第１図（Ｃ）に示すように、フォトレジスト３Ｉ
及びフォトレジスト３′上の金属層をリフトオンし、ソ
ース及びドレイン電極６′を形成する。

最後に、第１図（ｄ）に示すように、ショットキー接合
を構成するゲート電極７を形成する。このゲート電極７
は、ソース及びドレイン電極６′に対してフォトレジス
ト工程で通常形成される。このため、精度よく、又再現
性良くパターンニングすることが困難であった。この結
果、作業性の低下は勿論、電気的特性も不安定となる。

従って、本発明の目的は、ゲートをソース及びドレイン
から所望の間隔で精度よく形成された半導体装置および
その製法全提供するものである。

すなわち、本発明の要旨とするところは、半導体層上に
ソース、ドレインおよびゲート電極取り出しのための開
孔を有する絶縁層を設け、この絶縁層の各開孔をソース
、ドレインおよびゲート電極が形成されていることを特
徴とし、この製法は、ゲート金属形成前に絶縁膜を形成
し、この絶縁膜全所望の形状９本発明ではソース側及び
ドレイン側に各々前記絶縁膜を残すように７オトレジス
トエ程全おこなってあらかじめゲート金属の形成する領
域を設けたことを特徴とする製造方法である。

次に図面全参照して本発明の詳細な説明する。

第２図（ａ）〜（ｈ）は本発明の一実施例による化合物
半導体装置の製造方法を示す工程図であシ、その工程全
以下に説明する。

（１）ＧａＡｓ半導体基板１上に絶縁膜（本実施例では
、ＣＶＤ−８ｉｎ２）２を例えば０３μ程度形成する。

その後、フォトレジスト工程でソース側及びドレイン側
に各々ゲート形成領域都を挾むように選択的にパターン
ニングをおこない、絶縁膜２を選択的に工、チング除去
する〔第２図（ａ）参照〕。

（２）次に、金属層（本実施例ではアルミニウム）を形
成し、フォトレジスト工程で、ソース及びドレイン領域
部のみを開口する。しかるのち、イオン注入法４によ、
６ｓｔ’６例えば１゜７　Ｘ　１０１３ｃｍ−２程度ド
ーズし、Ｎ型注入層５を形成する〔第２図（ｂ）参照〕
。

（３）次にアルミニウム層８を例えばリン酸系の工、チ
ンダ液でエツチングする〔第２図ｆｃ）参照〕。

（４）次にゲート金属（本実施例ではチタン−タングス
テンを０５μスパツタ法で形成）７を形成する〔第２図
（ｄ）参照〕。

（５）次に、フォトレジスト工程で、ゲート領域部に前
記ゲート金属７′ｆｔ選択的に残存させる様に　５− 目金露光をおこない、フォトレジス）　３　を−Ｍ択的
に残す〔第２図（ｅ）参照〕。

（６）次に該ゲート金属７を前記フォトレジスト３をマ
スクとしてドライエツチングをおこない、ゲート電極７
′を形成する。しかるのち、アニール処理をおこなう。

本実施例ではｓｏｏ”ｏでアルシンを用いたキャップレ
ス法でおこなった。

以上の方法で、Ｎ型活性層５′を形成する〔第２図げ）
参照〕。

（７）次に、フォトレジスト工程でソース及びドレイン
領域以外を選択的にレジスト３でカバーする。しかるの
ち、金属層（不実施例ではＡｕ　−Ｇｅ−Ｎｉ）６ｆｆ
ｉ０．５／ｊ程度形成する〔第２図（ｇ）参照〕。

（８）次に、リフトオフ法によシ該フォトレジスト３及
び該フォトレジスト３上の金属層６を選択的に除去し、
ソース及びドレイン電極６′を形成する〔第２図（ｈ）
参照〕。

以上の様に本発明によれば、ゲート領域形成時、そのパ
ターンニングの位置決めが比較的容易にな　６− り、かつ化合物基板のゲート長が任意に選択が可能であ
るというメリットがある。

なお本製造工程は一実施例金運べたもので、例えば、ア
ニールはゲート形成前に実施してもよい。

又、本実施例ではキャップレス法によるアニール処理に
ついて述べたが、これに限らず保護膜法等の方法でも十
分に可能である。さらにゲート金属としてはチタン−タ
ングステンに限らずアルミニウム等でも可能であシ、ソ
ース−ドレイン金属もＡｕ　−Ｇｅ　−Ｎ　ｉの他Ａｕ
　−Ｇｅ−Ｐｔ　　等でもよい。また、イオン注入用の
マスクとして本実施例ではアルミニウムでおこなったが
、この他マスキングのある金属であれば何を用いても可
能である。

【図面の簡単な説明】

第１図（ａ）〜（ｄ）は従来法による化合物半導体装置
の製造方法を示す工程別断面図、第２図（ａ）〜（ｈ）
は本発明の一実施例による化合物半導体装置の製造方法
を示す工程別断面図である。 １・・・・・・化合物半導体基板、２・・・・・・絶縁
膜（ＣＶＤ−８ｆ０２）、　　３・・・・・・フォトレ
ジスト、４・・・・・・イオン注入、５．５’・・・・
・・Ｎ＋層、６．６’・・・・・・ソース、ドレイン金
属（Ａｕ、Ｇｅ、Ｎｉ）　　、７．７’　、、−・・・
ケート金属（’ｐｉ−ｗ）、ｓ・・・・・・アルミニウ
ム層。 ↓↓Ｊ　＋　Ｌ　ｌ　ｌ　ｉ　ｌ　Ｌ　ｌ＆、４第２目

Claims (3)

【特許請求の範囲】
1. （１）半導体層に形成されたソース、ドレインおよびゲ
   ート電極取り出しのための開孔を有する絶縁層と、該ゲ
   ート電極数シ出しのための開孔を介して前記半導体層と
   接触し前記絶縁層に延在するゲート電極と、前記ソース
   およびドレイン電極取り出しのための開孔を介して設け
   られたソースおよびドレイン電極とを有することを特徴
   とする半導体装置。
2. （２）半導体層上に形成された絶縁層全撰択的に除去し
   てソース、ドレインおよびゲート電極取り出しのため開
   孔を同時に形成する工程と、該ゲート電極取り出しのた
   めの開孔全弁して残った絶縁層上に延在するゲート電極
   を形成する工程と、前記ソース、ドレイン電極取り出し
   のための開孔を介してソースおよびドレイン電極を形成
   する工程とを有すること全特徴とする半導体装置の製造
   方法。
3. （３）半導体層上に絶縁層を形成し、該絶縁層を選択的
   に除してソース、ドレインおよびゲート形成予定部の半
   導体層部分を露出させ、該ソースおよびドレイン形成予
   定部の半導体層部分は覆いゲート形成予定部の半導体層
   部分は覆わないマスク層を形成して前記ソースおよびド
   レイン形成予定部の半導体層部分に高濃度のソースおよ
   びドレイン領域を形成し、しかる後、ソース。 ドレインおよびゲート電極全形成すること全特徴とする
   半導体装置の製造方法。