JPS582021A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS582021A JPS582021A JP56100338A JP10033881A JPS582021A JP S582021 A JPS582021 A JP S582021A JP 56100338 A JP56100338 A JP 56100338A JP 10033881 A JP10033881 A JP 10033881A JP S582021 A JPS582021 A JP S582021A
- Authority
- JP
- Japan
- Prior art keywords
- film
- compound semiconductor
- substrate
- semiconductor
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P10/00—Bonding of wafers, substrates or parts of devices
Landscapes
- Led Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は化合物半導体を用いる半導体装置の製造方法の
改良に関するものである。
改良に関するものである。
璽族元素とマ族元素よシなる化合物半導体の中で燐化イ
ンジウム（ＩｎＰ）は半導体の受光および発光装置の材
料として知られている。
ンジウム（ＩｎＰ）は半導体の受光および発光装置の材
料として知られている。
このような１叶の材料を用いてホトダイオードを形成す
る場合の従来の方法について＃Ｊ１図よシ第８図までの
工程の断面図を用いて説明する。
る場合の従来の方法について＃Ｊ１図よシ第８図までの
工程の断面図を用いて説明する。
まず第１図に示すように高濃度のＮ型ＩｎＰ薦板ｌ上に
液相エピタキシャル成長法によって、Ｎ型工」結晶層２
を形成する。その後該基板上に化学的気相堆積（ＣＶＤ
）法またはヌバッター法によって二酸化シリコン（Ｓｉ
ｎｇ）＃を形成したのち該５１０ｇｗＩ４を写真蝕刻法
を用いて所定のパターンに窓開きして形成する。図で１
１このようにして形成した窓開きされた５１０２膜であ
る。その後該５１０ｇ１ｌｌをマヌクとしテヘリリウム
（Ｂｅ）１ｋＦ型不純物として基板に矢印Ａ方向からイ
オン注入してＰ型のイオン注入層４を形成する。
液相エピタキシャル成長法によって、Ｎ型工」結晶層２
を形成する。その後該基板上に化学的気相堆積（ＣＶＤ
）法またはヌバッター法によって二酸化シリコン（Ｓｉ
ｎｇ）＃を形成したのち該５１０ｇｗＩ４を写真蝕刻法
を用いて所定のパターンに窓開きして形成する。図で１
１このようにして形成した窓開きされた５１０２膜であ
る。その後該５１０ｇ１ｌｌをマヌクとしテヘリリウム
（Ｂｅ）１ｋＦ型不純物として基板に矢印Ａ方向からイ
オン注入してＰ型のイオン注入層４を形成する。
その後ｋＫ該基板上にＳｉ−０ｇ膜を前記ＣＶＤ法で形
成したのち該Ｓ５−０２＠を写真蝕刻法で窓開きし該窓
開きした部分の寸法が前記イオン注入によって形成した
Ｐ−、Ｎ接合面の寸法よシ小さくなるようにする。第２
図で５はこのようにして形成した第２の３１０ｇ膜であ
る。
成したのち該Ｓ５−０２＠を写真蝕刻法で窓開きし該窓
開きした部分の寸法が前記イオン注入によって形成した
Ｐ−、Ｎ接合面の寸法よシ小さくなるようにする。第２
図で５はこのようにして形成した第２の３１０ｇ膜であ
る。
その燐該５１０２膜５をマスクとしてＮ型の例えばシリ
コン（Ｓｌ）の不純物を疋にイオン注入して前記形成し
九Ｐ−ＮＩ！−合部の下部にＮ型の電子なだれ増倍領域
６を形成する。このように増倍領域を形成するのはＰ−
Ｎ接合の側辺部でブレークダウンが集中的に発生するの
を防止し形成されるホトダイオードの耐圧を向上させる
ためである。
コン（Ｓｌ）の不純物を疋にイオン注入して前記形成し
九Ｐ−ＮＩ！−合部の下部にＮ型の電子なだれ増倍領域
６を形成する。このように増倍領域を形成するのはＰ−
Ｎ接合の側辺部でブレークダウンが集中的に発生するの
を防止し形成されるホトダイオードの耐圧を向上させる
ためである。
その後前記５１０２膜８および６を一旦除夫した後第８
図に示すように再ｑＯＶＤ法によって燐シリケート・ガ
ラス薄膜（ＰＳＧ膜）’ｌ新たに基板全面に被着したの
ち、訣基板を輩素（Ｎ８）ガス或いは示スフィン（ＰＨ
ｓ）ガス雰ｆｌＮ中の反応管中に挿入し、該反応管を加
＃３Ｄ４にて７００〜７５０’Ｃの温１度に所定時間加
熱して１記基板を熱処理する。
図に示すように再ｑＯＶＤ法によって燐シリケート・ガ
ラス薄膜（ＰＳＧ膜）’ｌ新たに基板全面に被着したの
ち、訣基板を輩素（Ｎ８）ガス或いは示スフィン（ＰＨ
ｓ）ガス雰ｆｌＮ中の反応管中に挿入し、該反応管を加
＃３Ｄ４にて７００〜７５０’Ｃの温１度に所定時間加
熱して１記基板を熱処理する。
このような熱処理によって前記イオン注入され六Ｐ！１
１１不純物りＢｅ及びｎ型不純物の８１がｔ気的に活性
化されるようになる。
１１不純物りＢｅ及びｎ型不純物の８１がｔ気的に活性
化されるようになる。
ここで前述したＰＳＧ膜のような被膜を熱魁理用の保１
１１ｓとして用いるのは前述した１佃の結晶層＋２）！
Ｉ （Ｐ）が易蒸発性物質であるのでｌｉｔ紀保護保護
よって熱処理時に１叶の結晶層よ３５Ｐが逃散するのを
防止するためである。
１１ｓとして用いるのは前述した１佃の結晶層＋２）！
Ｉ （Ｐ）が易蒸発性物質であるのでｌｉｔ紀保護保護
よって熱処理時に１叶の結晶層よ３５Ｐが逃散するのを
防止するためである。
以上記述した方法ｄＭ、Ｉ、Ｔ ｅｌ） ＤＯｎｎｅｌ
ｌｙ等によって１９７９年に発表されたＡＰＤの製造方
法である。
ｌｙ等によって１９７９年に発表されたＡＰＤの製造方
法である。
さて一般に化合物半導体にイオン注入した後の −アニ
ール工程では半導体表向の保ＩＩｔ−必らず行い、通常
は半導体表面上に絶縁体保護膜を被着市せる方法をとっ
ている。保談膜の被着は、半導体表向上に一面に拘−な
薄膜を一一類また紘二稙類月いて単層または二層に形成
するのが従来採用している方法である。前述した実施例
ではＰＳＧ坤展を保Ｗｋｗ４として採用していた。さて
前記の厘−マ族化合物半導体にイオン五人した後の７−
−、−魁場時に用いるに５に体保嚢膜の代表的な物質に
ｓｌｏｇ。
ール工程では半導体表向の保ＩＩｔ−必らず行い、通常
は半導体表面上に絶縁体保護膜を被着市せる方法をとっ
ている。保談膜の被着は、半導体表向上に一面に拘−な
薄膜を一一類また紘二稙類月いて単層または二層に形成
するのが従来採用している方法である。前述した実施例
ではＰＳＧ坤展を保Ｗｋｗ４として採用していた。さて
前記の厘−マ族化合物半導体にイオン五人した後の７−
−、−魁場時に用いるに５に体保嚢膜の代表的な物質に
ｓｌｏｇ。
Ｓｉ８Ｎ４があるが、高温処理時に保護膜と半導体との
間に応力が発生する。゛イオン注入した１訃半導体に８
１０２保ＳＳを用いた場合、Ｓｉｎ、膜の形成温度は８
００〜６００℃程度の比較的板温度であるのに較べて熱
処理温度が７００℃〜８００℃と高温でめシ、かつ■γ
正の熱１／ｇ脹係数が４．５Ｘ１０−’／’ｃであるの
に対しＳ１０！の熱膨張係数が０．５５ Ｘ １０−＠
／℃と差があるため、３１０ｇ膜とｎ正基板との間に熱
処理時に応力が発生し、Ｓｉｎ、膜にタラツクを生じる
不都合が生じる。このような応力によって基板表面にダ
メージをもたらし形成されるホトタイオードの電気的特
性が劣化する欠点がある０また１１記タラツクより基板
のＰの成分が抜は出る欠点がある。
間に応力が発生する。゛イオン注入した１訃半導体に８
１０２保ＳＳを用いた場合、Ｓｉｎ、膜の形成温度は８
００〜６００℃程度の比較的板温度であるのに較べて熱
処理温度が７００℃〜８００℃と高温でめシ、かつ■γ
正の熱１／ｇ脹係数が４．５Ｘ１０−’／’ｃであるの
に対しＳ１０！の熱膨張係数が０．５５ Ｘ １０−＠
／℃と差があるため、３１０ｇ膜とｎ正基板との間に熱
処理時に応力が発生し、Ｓｉｎ、膜にタラツクを生じる
不都合が生じる。このような応力によって基板表面にダ
メージをもたらし形成されるホトタイオードの電気的特
性が劣化する欠点がある０また１１記タラツクより基板
のＰの成分が抜は出る欠点がある。
−ｔと−ｔ”ＩｒＩＩ紀ＳｉＯ，膜の代Ｄ ＩＣＥｕ
１１ｉｌ！ＩｎＰＯ熱膨張係数に近い８．２ Ｘ １０
−’／℃の値の熱ｌｌ１ｉｌＩ係数を有する値化シリコ
ン（ＳｉｓＮａ）膜をヌパツタ法戚いはＣＶＤ法によっ
て基板上に形成して保護膜として使用するととも試みた
が、１１ｉＪ紀Ｓｉ、ｉＮ４膜はヤング率が大きく熱処
理時に働く応力が大となり、やはシ伴１ｉ！＃にピット
を生じたＪｌｌあるいは肢保護膜が基板表面より剥離し
たシする欠点がある〇そこで前述した５１０２膜、Ｓｉ
！ＩＮ４膜の代シに前述した実例の如く□りん硅酸ガラ
ス（ｐＳＧ）Ｍを保護膜として用いることを試みた。該
ＰＳＧ膜はＰの含有量が増加すると熱膨張係数の値が１
叶の鎮に近すき、しかも材質が軟化するのでＸｎＰの基
板との界面に働く応力が前述した５ｉ０２１１！等に比
べると小さくなる利点がある。ところがＰＳＧ膜にＰが
８９６程度含有されると融点が１０００℃程度に低下し
、前記イオン注入後の７５０℃前后の熱処理温度におい
ても該ＰＳＧＭＩ４にピンホー／Ｉ／を生ずる頻度が高
くなる等の欠点を生じる。
１１ｉｌ！ＩｎＰＯ熱膨張係数に近い８．２ Ｘ １０
−’／℃の値の熱ｌｌ１ｉｌＩ係数を有する値化シリコ
ン（ＳｉｓＮａ）膜をヌパツタ法戚いはＣＶＤ法によっ
て基板上に形成して保護膜として使用するととも試みた
が、１１ｉＪ紀Ｓｉ、ｉＮ４膜はヤング率が大きく熱処
理時に働く応力が大となり、やはシ伴１ｉ！＃にピット
を生じたＪｌｌあるいは肢保護膜が基板表面より剥離し
たシする欠点がある〇そこで前述した５１０２膜、Ｓｉ
！ＩＮ４膜の代シに前述した実例の如く□りん硅酸ガラ
ス（ｐＳＧ）Ｍを保護膜として用いることを試みた。該
ＰＳＧ膜はＰの含有量が増加すると熱膨張係数の値が１
叶の鎮に近すき、しかも材質が軟化するのでＸｎＰの基
板との界面に働く応力が前述した５ｉ０２１１！等に比
べると小さくなる利点がある。ところがＰＳＧ膜にＰが
８９６程度含有されると融点が１０００℃程度に低下し
、前記イオン注入後の７５０℃前后の熱処理温度におい
ても該ＰＳＧＭＩ４にピンホー／Ｉ／を生ずる頻度が高
くなる等の欠点を生じる。
本発明は上述した欠点を除去し、ｎ正半導体結晶基板の
表面層に素子形成用不純ｍｔイオン注入して、該基板を
熱処理する工程を含む半導体装置の製造方法において、
前記の熱処理時に工ｎＰの易蒸発性成分のＰが蒸発しな
いように用いる保護膜がピンホールやクラック等の膜質
の均質性をｔｕｂないような半導体装置の製造方法の提
供を目的とするものでるる。
表面層に素子形成用不純ｍｔイオン注入して、該基板を
熱処理する工程を含む半導体装置の製造方法において、
前記の熱処理時に工ｎＰの易蒸発性成分のＰが蒸発しな
いように用いる保護膜がピンホールやクラック等の膜質
の均質性をｔｕｂないような半導体装置の製造方法の提
供を目的とするものでるる。
かかる目的を達成するだめの半導体装置の製造方法は、
厘−マ族化合物半導体に半導体素子形成用の不純物原子
をイオン注入して、該化合物半導体を熱処理して前記不
純物を化合物半導体中に導入する工程を含む半導体装置
の製造方法において、ｌｌ？Ｊ紀不純物原子を化合物半
導体にイオン注入した後、前記化合物半導体基板上に前
記化合物半導体を構成するｖ族元素を含んだシリケート
ガラスよ構成る第１の＃膜を局部的に被着し、更にｍ配
路１の薄膜とその周辺の前記化合物半導体上に２酸化シ
リコンより成る第２の被ｍを形成したことを特徴とする
ものである。
厘−マ族化合物半導体に半導体素子形成用の不純物原子
をイオン注入して、該化合物半導体を熱処理して前記不
純物を化合物半導体中に導入する工程を含む半導体装置
の製造方法において、ｌｌ？Ｊ紀不純物原子を化合物半
導体にイオン注入した後、前記化合物半導体基板上に前
記化合物半導体を構成するｖ族元素を含んだシリケート
ガラスよ構成る第１の＃膜を局部的に被着し、更にｍ配
路１の薄膜とその周辺の前記化合物半導体上に２酸化シ
リコンより成る第２の被ｍを形成したことを特徴とする
ものである。
更には前記第２の被膜が前記化合物半導体を構′１゜
成するマ族冗素を含んだシリケートガラスよシなる薄膜
で、且つ第１の被膜におけるマ族元素の含有量よりも第
２の被膜におけるマ旅元素の含有量が少量であることを
特徴とするものである。
で、且つ第１の被膜におけるマ族元素の含有量よりも第
２の被膜におけるマ旅元素の含有量が少量であることを
特徴とするものである。
以下図面を用いながら本発明の−＊施例につき詳細に説
明する。
明する。
まず前述したＰＮ接合領域および増倍領域形成のために
ＢθのＰ型不純物及びｓｌのｎ型不純物をイオン注入し
たＩｎＰ基板１をＮ２ガス算囲気中の反応管中に導入し
、該反応管内に酸素（０りガス、ホスフィン（ＰＨ８）
ガス、モ／Ｖラン（ＳｉＨ４）ガスを導入して該反応管
を２５０〜４００’Ｃに加熱して１紀０．とＳｉＨ，と
ＰＨ，との反応によりＰＳＧ膜を該基板上に１０００〜
２０００λの厚さで形成する。
ＢθのＰ型不純物及びｓｌのｎ型不純物をイオン注入し
たＩｎＰ基板１をＮ２ガス算囲気中の反応管中に導入し
、該反応管内に酸素（０りガス、ホスフィン（ＰＨ８）
ガス、モ／Ｖラン（ＳｉＨ４）ガスを導入して該反応管
を２５０〜４００’Ｃに加熱して１紀０．とＳｉＨ，と
ＰＨ，との反応によりＰＳＧ膜を該基板上に１０００〜
２０００λの厚さで形成する。
その後フォトエツチング技術を用いて前記Ｂθをイオン
注入し九箇処及びその周辺領域を充分に覆いつくすよう
に、ＰＳＧ膜を所定のパターンに成形してその他のＰＳ
Ｇ膜を工ｎＰ表面層から除去する。第礒図の１１は仁の
ようにして形成したＰＳＧ膜である。
注入し九箇処及びその周辺領域を充分に覆いつくすよう
に、ＰＳＧ膜を所定のパターンに成形してその他のＰＳ
Ｇ膜を工ｎＰ表面層から除去する。第礒図の１１は仁の
ようにして形成したＰＳＧ膜である。
その後該晟板を０２ガス及びＳｉＨ，ガスの雰囲気中に
導入して該反応管を４００’Ｃ程度に加熱してし基板上
に全開に５ｉｎｊ！膜を約１００ＯＡの厚さに形成する
。第５図０１２ｔｉこのようにして形成した５１０２膜
を示す〇 その後該基板をＩＪ２カス雰囲気中の反応管中に導入し
、該反応管を７００〜７５０℃に加熱して１紀イオン注
入したＢθ及びＳ１不純物をＩｎＰの結晶層において電
気的活性化すべく熱処理する。
導入して該反応管を４００’Ｃ程度に加熱してし基板上
に全開に５ｉｎｊ！膜を約１００ＯＡの厚さに形成する
。第５図０１２ｔｉこのようにして形成した５１０２膜
を示す〇 その後該基板をＩＪ２カス雰囲気中の反応管中に導入し
、該反応管を７００〜７５０℃に加熱して１紀イオン注
入したＢθ及びＳ１不純物をＩｎＰの結晶層において電
気的活性化すべく熱処理する。
このようにすれば前記熱処理によってＰＳＧ膜が軟化す
る傾向とビンホー）Ｖを生じる傾向とが該ＰＳＧ膜五と
その周囲に形成されたＳｌｏｇｌＩ４によって除去され
ることになる。
る傾向とビンホー）Ｖを生じる傾向とが該ＰＳＧ膜五と
その周囲に形成されたＳｌｏｇｌＩ４によって除去され
ることになる。
ここで従来行っていた熱処理用保１１Ｍ形成法のうちで
ＰＳＧ膜のみを用いた場合に比較して本発明の方法にお
いては、ＰＳＧｌｉの体膜が充分なされ従ってＰＳＧ展
下の工ｒ、Ｐの表面からＰが蒸発したりするのが防かれ
、また半導体素子′ｔｌｌ成する基板表面にもクラック
が生じることがなくなる。
ＰＳＧ膜のみを用いた場合に比較して本発明の方法にお
いては、ＰＳＧｌｉの体膜が充分なされ従ってＰＳＧ展
下の工ｒ、Ｐの表面からＰが蒸発したりするのが防かれ
、また半導体素子′ｔｌｌ成する基板表面にもクラック
が生じることがなくなる。
また従来法のうちでＩｎＰ基板上に単に８１０．膜を一
層だけ形成したものに比較し、本発明の方法ではＰＳＧ
腺が８１０！腺とＩ ｎＰｋ＆板との間に挾みとまれる
ようになっているので、ＩｎＰｉ板と８１０ｇｗ！４の
間の熱Ｗ張係数の差によって１ｎＰ基板とにクラックを
生じるようなこともなくなる。
層だけ形成したものに比較し、本発明の方法ではＰＳＧ
腺が８１０！腺とＩ ｎＰｋ＆板との間に挾みとまれる
ようになっているので、ＩｎＰｉ板と８１０ｇｗ！４の
間の熱Ｗ張係数の差によって１ｎＰ基板とにクラックを
生じるようなこともなくなる。
また本実施例の他にＰＳＧｌｉ８上に形成する８１０２
膜Ｏ代シに基板上に形成した第１１１のＰＳＧ膜よルも
Ｐの含有量の少ないＰＳＧ族を被着しても差し支えない
。
膜Ｏ代シに基板上に形成した第１１１のＰＳＧ膜よルも
Ｐの含有量の少ないＰＳＧ族を被着しても差し支えない
。
更に本実施例においてはＮ土工ｎＰ基板上にＮＩ ｎＰ
＠を形成した基板を用いてホトダイオードを形成する
場合に側音用いて述べたがこの他に第６図に示すように
Ｎ＋型の１ｎＰ基板１８、Ｎ型■叶結晶層１４、Ｎ５工
ｎＧａＡｓ ｐ結晶層１５、Ｎｇｎ正結晶層１６から７
バランシエホトダイオード（ＡＰＤ）を形成する場合に
おいてＰ型不純物を熱拡散或いはイオン注入して図のＰ
型領植１７およびＰ型不純物のＢθをイオン注入して該
ＡＰＤの耐圧を向上させる丸めのＰ型のガードリング鎮
城１８を形成する場合においても適用可能であることは
勿論である。更に、１４と１５との間にＮ型ＩｎＧａＡ
ｓ結晶層（図示していない）を１紀の多層成長結晶に追
加して形成したＡＰＤに於ても適用可能である。
＠を形成した基板を用いてホトダイオードを形成する
場合に側音用いて述べたがこの他に第６図に示すように
Ｎ＋型の１ｎＰ基板１８、Ｎ型■叶結晶層１４、Ｎ５工
ｎＧａＡｓ ｐ結晶層１５、Ｎｇｎ正結晶層１６から７
バランシエホトダイオード（ＡＰＤ）を形成する場合に
おいてＰ型不純物を熱拡散或いはイオン注入して図のＰ
型領植１７およびＰ型不純物のＢθをイオン注入して該
ＡＰＤの耐圧を向上させる丸めのＰ型のガードリング鎮
城１８を形成する場合においても適用可能であることは
勿論である。更に、１４と１５との間にＮ型ＩｎＧａＡ
ｓ結晶層（図示していない）を１紀の多層成長結晶に追
加して形成したＡＰＤに於ても適用可能である。
釘に本夾施例においてはＩｎＰ結晶を用いて説明したが
この他層−マ化合物半導体として燐化ガリウムＣＧ＆ｐ
）結晶を用いたときには１本発明の第１の被膜のＰＳＧ
験と第２の被膜８１０２膜がそのま＼熱処理用体り膜と
して適用できるし、更にＧａＡｓ結晶をハ」いた場合に
は砒素（Ａｓ）を含むＶリケートガ′７ス膜ｔ−前記第
１の被膜のＰＳＧ膜の代わシに用いることで同様の効果
を得ることができる。
この他層−マ化合物半導体として燐化ガリウムＣＧ＆ｐ
）結晶を用いたときには１本発明の第１の被膜のＰＳＧ
験と第２の被膜８１０２膜がそのま＼熱処理用体り膜と
して適用できるし、更にＧａＡｓ結晶をハ」いた場合に
は砒素（Ａｓ）を含むＶリケートガ′７ス膜ｔ−前記第
１の被膜のＰＳＧ膜の代わシに用いることで同様の効果
を得ることができる。
以上述べたように本発明の方法によれば、不純物をイオ
ン注入後熱処理する工程で鳳−マ族半導体結晶中の易蒸
発性のマ族原子が蒸発ないし欠損することも少なくなシ
、また鳳−マ族半導体結晶表向上の熱九塩丸保ｇ膜がピ
ンホー〃を生じることもなく、クツツク発生も防止され
るので高信頼良の半導体装置が得ら五る利点を生じる。
ン注入後熱処理する工程で鳳−マ族半導体結晶中の易蒸
発性のマ族原子が蒸発ないし欠損することも少なくなシ
、また鳳−マ族半導体結晶表向上の熱九塩丸保ｇ膜がピ
ンホー〃を生じることもなく、クツツク発生も防止され
るので高信頼良の半導体装置が得ら五る利点を生じる。
第１因よシ第８図までは従来の半導体装置の製造方法の
工程を示す断面図、泥４図よシ＠５図までは本発明の半
導体装置の製造方法の一実施例Ｏ工程を示す断面図、第
６図［Ａ Ｐ Ｉ）の断面図である。 図において、１社Ｎ＋ＩｎＰｉ板、２は工ｎＰｋｊ晶層
、８，５．７はＰＳＧ膜、４はＰＩＭイオン注入層・６
Ｌ増倍領域、１１はＰＳＧＩＩ４．１２は５１０２膜、
１８ｈＮ＋工ｎＰ払板、１４は工」結晶層、１５は工ｎ
ＧａＡｓＰ ｍ ％ ｌ ６は１佃結晶、１７はＰ型銅
域、１８はカードリング領域を示す。 第１１ 第２図 第３ｑ 第４閏 第５゛図 ２ 第６ｔ
工程を示す断面図、泥４図よシ＠５図までは本発明の半
導体装置の製造方法の一実施例Ｏ工程を示す断面図、第
６図［Ａ Ｐ Ｉ）の断面図である。 図において、１社Ｎ＋ＩｎＰｉ板、２は工ｎＰｋｊ晶層
、８，５．７はＰＳＧ膜、４はＰＩＭイオン注入層・６
Ｌ増倍領域、１１はＰＳＧＩＩ４．１２は５１０２膜、
１８ｈＮ＋工ｎＰ払板、１４は工」結晶層、１５は工ｎ
ＧａＡｓＰ ｍ ％ ｌ ６は１佃結晶、１７はＰ型銅
域、１８はカードリング領域を示す。 第１１ 第２図 第３ｑ 第４閏 第５゛図 ２ 第６ｔ
Claims (2)
- （１）璽−マ族化合物半導体に半導体素子形成用の不純
物原子をイオン注入して、該化合物半導体を熱処理して
前記不純物を化合物半導体中に導入する工程を含む半導
体装置の製造方法において、前記不純物原子を化合物半
導体にイオン注入した後、ｒｔ＋紀化金化合物半導体基
板上Ｊ配化合物半導体を構成するマ族元素を含んだｙリ
ケ−）ガラスよ形成る第１の薄膜を局部的に被着し、更
に前記ｗ１１の薄膜上とその周辺の＊ｇｉ３化合物半導
体上に２酸化Ｖリコンよ形成る第１１Ｏ被膜を形成した
ことを特徴とする半導体装置Ｏ製造方法。 - （２） ＩＩｔｌＩｃ！第２の被膜が１ＩＩＩ紀化合
物半導体を構成するマ族兄素ｔ−ｔんだシリケートガラ
スよシなるｊＩ展で且つ１ｓ１の被膜におけるマ族元素
の含有量よりも第２の被膜におけるマ族元素の含有量が
少量であることを特徴とする特許請求の範門弟１項に記
載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56100338A JPS582021A (ja) | 1981-06-26 | 1981-06-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56100338A JPS582021A (ja) | 1981-06-26 | 1981-06-26 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS582021A true JPS582021A (ja) | 1983-01-07 |
Family
ID=14271340
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56100338A Pending JPS582021A (ja) | 1981-06-26 | 1981-06-26 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS582021A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6184828A (ja) * | 1984-10-02 | 1986-04-30 | Nec Corp | 燐化インジユウムイオン注入導電層の形成方法 |
| US12176769B2 (en) | 2020-03-05 | 2024-12-24 | Kendrion (Villingen) Gmbh | Method for producing a pole core, pole core, electromagnetic actuator and vibration damper |
-
1981
- 1981-06-26 JP JP56100338A patent/JPS582021A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6184828A (ja) * | 1984-10-02 | 1986-04-30 | Nec Corp | 燐化インジユウムイオン注入導電層の形成方法 |
| US12176769B2 (en) | 2020-03-05 | 2024-12-24 | Kendrion (Villingen) Gmbh | Method for producing a pole core, pole core, electromagnetic actuator and vibration damper |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB1601676A (en) | Semiconductor devices and method of manufacturing the same | |
| US4883766A (en) | Method of producing thin film transistor | |
| US3541676A (en) | Method of forming field-effect transistors utilizing doped insulators as activator source | |
| US4404048A (en) | Semiconductor device manufacture | |
| US4050967A (en) | Method of selective aluminum diffusion | |
| JPS582021A (ja) | 半導体装置の製造方法 | |
| US3979768A (en) | Semiconductor element having surface coating comprising silicon nitride and silicon oxide films | |
| US4224636A (en) | Semiconductor device with thermally compensating SiO2 -silicate glass-SiC passivation layer | |
| JPH04264724A (ja) | 半導体基板の製造方法 | |
| US3702790A (en) | Monolithic integrated circuit device and method of manufacturing the same | |
| JPS61105870A (ja) | 薄膜トランジスタの製造方法 | |
| KR920010123B1 (ko) | 금속 배선막 형성방법 | |
| JPS6142911A (ja) | イオン注入による導電層形成方法 | |
| KR940005708B1 (ko) | 반도체집적회로용 금속배선의 제조방법 | |
| JPS60149125A (ja) | 半導体基板への不純物添加方法 | |
| JPS5942470B2 (ja) | ハンドウタイソウチノセイゾウホウホウ | |
| KR960006696B1 (ko) | 반도체 소자의 2단계 선택 금속 플러그 형성방법 | |
| JPS5954222A (ja) | 半導体装置の製造方法 | |
| JP2789262B2 (ja) | ＧａＡｓ基板中にイオン注入能動層を形成する方法 | |
| JPS6370583A (ja) | ガリウム砒素ホ−ル素子 | |
| JPS59121833A (ja) | 半導体装置の製造方法 | |
| JPH01735A (ja) | 化合物半導体導電層の形成方法 | |
| JPH02208940A (ja) | 半導体装置の製造方法 | |
| JPH01165156A (ja) | 半導体装置 | |
| JPS6379329A (ja) | 半導体装置の製造方法 |