JPH01735A - 化合物半導体導電層の形成方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 し産業上の利用分野〕 本発明は、化合物半導体導電層の形成方法に関するもの
であり、特に、化合物半導体に不純物を注入した後、化
合物半導体をアニールし、イオン注入層を活性化させる
方法に関するものである。

〔従来の技術〕

近年、半導体集積回路の高速化を目的として、ＧａＡＳ
を導電層に用いるＧａ　Ａ　Ｓ集積回路の開発が活発に
行われている。ＧａＡｓ集積回路の高速化を図る上で、
その基本素子である電界効果トランジスタの相互コンダ
クタンス（ｇｍ）を高めることが不可欠となっている。

ｇｍは能動層（チャネル層）のキャリア濃度を増加する
ことにより、高くすることができるが、能動層のキャリ
ア濃度の増加は同時に電界効果トランジスタのしきい値
電圧の負側へのシフトを招く。即ち、絶対値は大きくな
り消費電力の増加と動作速度の低下をまねく。したがっ
て、しきい値電圧の絶対値を増加さｇｍを増加させるた
めには、高キャリア濃度でしかも薄いチャネル層を形成
することが必要である。

また、高キャリア濃度のソースドレイン領域は寄生抵抗
を低減し、ｇｍを向上させる。

均一性、制御性、および９産性に優れたイオン注入法に
より導電層（チャネル層、ソース・ドレイン層等）を形
成する場合、アニールの工程は不可欠である。アニール
においては構成元素の熱分解を防ぐため、一般に保護膜
を基板表面に形成した後アニールする方法が多く採られ
ている。−例として、ＧａＡｓ基板にｎ型電界効果トラ
ンジスタの導電層を形成する場合を説明する。第２図は
、従来技術例を説明する図であって、９はＧａＡｓ基板
、ｌＯは電界効果トランジスタのチャネル層となる比較
的注入量の少ない層（以下ｎ層と称する）、ｌｌと１４
は注入するシリコンイオン、１２はレジスト、Ｉ３は電
界効果トランジスタのソース及びドレイン領域となる注
入量の多い層（以下ｎ層層と称する）層、１５はシリコ
ン窒化膜である。まず、（８１図のごとく、ｎ層ＩＯを
シリコンイオン注入により形成する。次いで、（ｂ１図
のごとく、レジス目２をマスクとして、シリコンにオン
を注入し、ｎ゛層１３を形成する。さらに（Ｃ１図のご
とく、レジストを除去した後、両面にシリコン窒化膜１
５を付着形成し、電気炉でアニールすることにより、イ
オン注入層を電気的に活性化させ、導電層を形成する。

導電形成後は保、？！！膜を除去し、電極としての金属
層等を設は半導体装置を完成させる。

保護膜のシリコン窒化膜は加工、除去の点から優れてお
り、また、化合物半導体構感元素であるＧａの膜中への
活性化高温処理における拡散等がないことから、チャネ
ル層（ｎ層）を制御性良く形成できるものの、高濃度の
ソース・ドレイン領域（ｎ１層）の活性化率が十分に上
がらず、寄生抵抗が大きいと言う欠点があった。一方、
シリコン窒化膜と同様に保護膜として使用されているシ
リコン酸化膜は高活性化率が得られるものの、活性化高
温処理における基板からガリウム（Ｇａ）の外部拡散が
生じること、基板表面近傍にガリウム空格子が大量に発
生ずること、その結果ガリウム空格子を通じてＱａＡｓ
基Ｆｉ側でシリコンの異常増殖拡散が生じることから、
チャネル層の薄層化に適さない。

即ち、酸素とＧａが結びつきやすいため、シリコン酸化
膜（ＳｉＯｚ）はＧａを引き込みやすいと考えられてい
る。その他の膜についても一長一短があり、アニールに
最適な保護膜は定っていない。即ち、例えば窒化アルミ
ニウム（ＡβＮ）は熱膨脹係数が基板に近いため結晶に
与える歪みが少なく表面保護として適するが保護膜除去
には極めてエツチング性の高い熱燐酸を要し、基板をエ
ツチングしないように制御するのがプロセス上困難であ
った。又窒化酸化シリコン（Ｓ　ｉ　ＯＮ）についても
イオン注入層を高活性化するには膜質を高精度に制御す
る必要があるが、これを実行することは困難であった。

また、従来のイオン注入層の活性化高温処理のアニール
法は、電気炉で十分量程度の高温熱処理するため、注入
不純物の拡散が大きく、また活性化率も十分に上がらな
いと言う問題があった。これに対して高出力のハロゲン
ランプやアークランプ或はカーボンヒータ等を用いて短
時間高温処理でイオン注入層を電気的に活性化させる短
時間アニール法は、基板を１分以下の短時間で力ＩＴ熱
することができるという特徴から、従来法に比べ、注入
不純物の拡散を非常に小さく押えることができ、かつ、
高活性化率、高キャリア濃度が得られる特長がある。例
えば、Ｓｉ注入のＧａ八へにおいて、電気炉で得られる
最大：トヤリア濃度２Ｘ１０”ｃｒｒＭ’が、ランプア
ニールを用いることにより、約Ｉ　Ｘ　Ｉ　Ｑ１９ｃｍ
−’となる。しかし、ランプアニールにおいては、高活
性化率の得られる最適温度、または、最適時間は、注入
量に強く依存し、注入量の増加とともに、高温または、
長時間側ヘシフトする。電界効果トランジスタ製作のよ
うに、注入量の異なる領域（ｎ、ｎ層層）を−度にアニ
ールする場合、総ての領域を十分に活性化することがで
きず、短時間アニールの利点を十分に引き出すことがで
きなかった。即ち、ｎ層層が最適になる条件に合わせる
と、ｎ層の活性化率が遂に低下する傾向があられれる。

これは、Ａｓ抜けがｎ層中から生じアクセプターとなり
、これは電子からみると活性化率の低下と等価になって
いるためである。

〔問題点を解決するための手段〕

〔発明の目的〕 本発明の目的は、このような従来技術の欠点を解消し、
化合物半導体に複数回の選択イオン注入により形成され
た比較的注入量の少ない低濃度不純物層とこれより注入
量の多い高濃度不純物層の両層を一回の、アニールで拡
散を抑え、かつ、十分に活性化させ、集積回路の高性能
化に必要な高濃度で薄層の導電層を制御性よく形成する
ための化合物半導体導電層の形成方法を提供することに
ある。

〔発明の構成〕

本発明は、化合物半導体基板に複数回のイオン注入によ
り形成された低濃度不純物層と高濃度不純物層を活性化
アニールする工程において、高濃度層表面には高活性化
率が得られる保護膜を付着形成し、低濃度表面には半導
体構成元素の膜中への拡散と不純物拡散の小さく制御性
に優れた保護膜を付着形成した後、１分間以下の高温短
時間アニールを行うことにより、不純物層を拡散なく十
分に活性化させて導電層を形成することを特徴とする。

従来の技術とは、高濃度不純物層と低濃度不純物層を性
質の異なる別々の保護膜で覆い、かつ、高活性化に優れ
不純物の拡散の少ない短時間、アニールを用いるところ
が異なる。

〔実施例〕

以下実施例により、本発明を説明する。第１図（ａｌ〜
（ｅ）は、化合物半導体基板として、ＧａＡｓ基板を用
い、ｎ型電界効果トランジスタの導電層（ｎ、ｎ層層）
を形成する場合の本発明を説明する図であって、１はＧ
ａＡｓ基板、２はｎ層、３と６はシリコンイオン、４は
レジスト、５はｎ４層、７はシリコン酸化膜、８はシリ
コン窒化膜である。

まず、ｔａ＋図のごとく０層２をシリコンイオン注入に
より形成する。次いで、（ｂ１図のごとく、レジスト４
をマスクとして、シリコンイオン６を注入しｎ゛層５形
成する。次に（Ｃ１図のごと＜１００℃程度あるいはそ
れ以下の低温で堆積可能なスパッタ法あるいは電子サイ
クロトロン共鳴（ＥＣＲ）型プラズマＣＶＤ法によって
、酸化シリコン膜、或は酸化窒化シリコン膜７を堆積さ
せる。次に、（ｄ１図のごと（、リフトオフにより、ｎ
層上のレジスト４及び絶縁膜７の１部を除去する。更に
（ｅ）図のごとく、試料両面にシリコン窒化膜８を例え
ばプラズマＣＶＤ法で付着形成し、高出力のハロゲンラ
ンプ或いはアークランプ、又はカーボンヒータ等を用い
て高温保持時間が１分以下の短時間アニールを行うこと
によってｎ層とｎ層層を同時に電気的に活性化させる。

ｎ層表面はシリコン窒化膜、ｎ°層表面シリコン酸化膜
或はシリコン酸化窒化膜の保護膜で覆われている。シリ
コン酸化膜或はシリコン酸化膜は、Ｇａ原子の保護膜中
へ外部拡散と半導体装置のしきい値電圧に顕著に影響を
与える不純物（シリコン）の異常増速拡散がアニール中
に生じることから能動層厚及び活性化率の再現性、均一
性が厳しく要求されるｎ層形成用保護膜として最適では
ない。しかし、これらの要求が比較的緩やかで、かつ、
高活性化の要求は強いｎ層層の形成用保護膜としては、
Ｇａの半導体からの抜けにより生じたＧａ空孔にシリコ
ンが入ることにより浅いドナー準位を形成することから
、むしろ高い活性化率が得られるため、非常に有用であ
る。一方、シリコン窒化膜は、Ｇａの膜中への拡散を抑
制する働きがあり、そのため、イオン注入したシリコン
の拡散が少なく、又、極めて薄い能動層を再現性、均一
性良く得られることからｎ層の形成用保護膜として優れ
ている。しかも、第３図に示すように、活性化率は高濃
度層ではシリコン酸化膜に劣るものの、低濃度層ではほ
ぼ同様の高活性化率が得られる。即ち、横軸の注入量の
多い部分、Ｂ点ではＡ点より活性化率は劣るが、注入量
の少ない部分、０点ではほぼ同じ値になる。

第４図（ａ）　（ｂ）は、アニール前後での保護膜（Ｓ
ｉＯ□及び５ｉＮ）中のＧａ及びＡｓ１３％子の量をＳ
ＩＭＳ分析により調べた結果である。第４図（ａ）のシ
リコン酸化膜の場合、アニール前＃；＝＝自りには、）
膜中にＧａ及びＡｓ原子 はないが、アニール後、膜中に多量のＧａ原子が検出さ
れている。さらに、アニール温度を上げると、Ｇａ原子
の量の増加している。−力筒４図（ｂ）のシリコン窒化
膜の場合、アニール前後で、シリコン窒化膜中で検出さ
れるＧａ及びＡｓ原子の量は誤差範囲内であり、シリコ
ン窒化膜はＧａＡＳの構成原子の外部拡散を押えている
と考えられる。

第５図（ａ）　（ｂ）は、アニール前後での３ｉ原子濃
度分布の変化をＳＩＭＳ分析により調べた結果である。

第５図（ａ）のシリコン酸化膜の場合、１０３０℃アニ
ールにおいて、アニール前に比べ、ピーク濃度が低下し
、深い方向に広がっている。さらにアニール温度を上げ
ると、３ｉ原子は増速拡散を起こし、はぼ矩形の濃度分
布になっている。これは、明らかにＧａ原子の外部拡散
により発生した過剰のＧａ空孔により引き起こされたも
のである。

一方、第５図（ｂ）のシリコン窒化膜の場合、アニール
前後で、Ｓｉ原子濃度分布の変化は見られない。

以上より、シリコン窒化膜は、ＧａＡｓの構成原子の外
部拡散を防止し、注入不純物であるＳｉ原子の拡散を防
止する。よって、薄いｎ層を再現性、均一性良く形成す
るための保護膜には、シリコン窒化膜が適すると考えら
れる。

第６図は、シートキャリア濃度とアニール時のピーク温
度との関係を示す。シリコン窒化膜の場合、ｎ層の最適
温度は、約９００℃であるが、ｎ層層の最適温度は約１
０５０℃である。この差が、ｎ、ｎ層層を同時にアニー
ルする場合、問題となっていた。ここで、０４層にシリ
コン酸化膜を用いると、最適温度は１１００℃以上のと
ころにあるものの、９００℃アニールにおいても、すで
にシリコン窒化膜利用の場合の最大シートギヤリア濃度
と同じ値が得られる。

よって、制御性が重要なｎ層表面にシリコン窒化膜を付
着形成し、高活性化率、すなわち、低抵抗が望まれるソ
ース及びドレインのｎ層層の表面にはシリコン酸化膜或
いはシリコン酸化窒化膜を付着形成し、短時間アニール
することにより良好な導電層を形成することができる。

なお、アニール保護膜として、上述のごとくＳｉＮ、Ｓ
ｉＯ□のそれぞれ単層である必要はなく、必要な条件は
、能動層と接する表面にＳｉＮが、電極層と接する表面
に５ｉＯｚがあることが必要な条件であり、この条件を
満たせばそれぞれの保護膜が複合膜（多層構造）であっ
ても良いことは云うまでもない。

〔発明の効果〕

以上説明したように、本発明によれば化合物半導体基板
の注入量の異なる領域すべてにおいて十分な活性化率を
得ることができ、また制御性よく形成できることから、
トランジスタ等の素子電気的特性と制御性の向上を容易
ならしめることができる。

【図面の簡単な説明】

第１図ｔａ＞〜＜ｅ＞は本発明の実施に係るｎ型電界効
果トランジスタのＷ電層形成を工程順に示す断面図、第
２図ｆａｔ〜（Ｃ）は従来法による導電層形成を工程順
に示す断面図、第３図は、本発明による保護膜にシリコ
ン窒化膜またはシリコン酸化膜を用いてランプアニール
したときの、注入量と活性化率の関係を示す実験結果の
図である。 第４図（ａｌ　（ｂ）は、本発明によるアニール前後に
おける保護膜５ｉＯｚ及びＳｉＮ中のＧａ及びＡｓ原子
の量をＳＩＭＳ分析により調べた結果を示す。 第５図（ａｌ　（ｂ）は、本発明によるアニール前後に
おけるＳｉ（シリコン）原子濃度分布の変化をＳＩＭＳ
分析により調べた結果を示す。 第６図は、零′発明によるシートキャリア濃度とアニー
ル時のピーク温度との関係を示す。 １．９−ＧａＡｓ基板、２．１０−ｎ層、３゜６．１１
．１４・・・シリコンイオン、４．１２・・・レジスト
、５，１３・・・ｎ層層、７・・・シリコン酸化膜、８
．１５・・・シリコン窒化膜 第　　１　　図 第　　２　　図 表面からの深さ 第　　４　　図　　（ａ） 表面；５１らの深さ 第　　４　　図　　　（ｂ） 表面からの深さ（μｍ） 第　　５　　図　　　（ａ） 表面からの深さ（Ｐｍ） 第　　５　　図　　（す 手続補正書 昭和６２年ＩＯ月　ｌ　日 １、事件の表示 昭和６２年特許願第１６８２０６号 ′２９発明の名称 化合物半導体導電層の形成方法 ３、補正をずろ者 事件との関係　　特許出願人 住　所　　東京都千代田区内幸町１丁目１番６号名　称
　　（４２２）日本電信電話株式会社代表者　真　藤　
　　恒 ４、代理人 住　所　　東京都豊島区南長崎２丁目５番２号６、補正
の内容　　別紙の通り （１１願書の右上に〔特許法第３８条ただし書の規定に
よる特許出願〕を挿入する。 （２）願書の１、発明の名称の欄の下に「１′、特許請
求の範囲に記載された発明の数　２」の１行を挿入する
。

Claims (3)

【特許請求の範囲】
1. （１）化合物半導体基板に複数個のイオン注入により形
   成された低濃度の不純物層と高濃度の不純物層を保護膜
   付アニールによつて活性化させて導電層を形成する工程
   において、低濃度の不純物層表面には不純物の拡散を抑
   える保護膜を付着形成し、高濃度の不純物層表面には高
   活性化率が得られる保護膜を付着形成する工程と、その
   後にアニールを行つて不純物層を活性化させて導電層を
   得る工程とを具える事を特徴とする化合物半導体導電層
   の形成方法。
2. （２）化合物半導体基板に複数回のイオン注入により形
   成された比較的注入量の少ない不純物層とそれより注入
   量の多い不純物層を保護膜付アニールによつて活性化さ
   せて導電層を形成する工程において、比較的注入量の少
   ない不純物層表面には保護膜中への当該化合物半導体構
   成元素の活性化熱処理における拡散を抑え不純物イオン
   の拡散を抑える保護膜を付着形成し、注入量の多い不純
   物層表面には高活性化率が得られる保護膜を付着形成す
   る工程と、その後に極めて短時間アニールを行つて不純
   物層を活性化させて導電層を得る工程と、を具えること
   を特徴とする化合物半導体導電層の形成方法。
3. （３）上記化合物半導体としてガリウム砒素を用い、比
   較的注入量の少ない不純物層表面にシリコン窒化膜、高
   温度不純物層表面にシリコン酸化膜あるいはシリコン酸
   化窒化膜を付着形成することを特徴とする特許請求範囲
   第１項又は第２項記載の化合物半導体導電層の形成方法
   。