JPS58204530A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS58204530A JPS58204530A JP57086556A JP8655682A JPS58204530A JP S58204530 A JPS58204530 A JP S58204530A JP 57086556 A JP57086556 A JP 57086556A JP 8655682 A JP8655682 A JP 8655682A JP S58204530 A JPS58204530 A JP S58204530A
- Authority
- JP
- Japan
- Prior art keywords
- layers
- layer
- semiconductor
- tin
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
Landscapes
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は半導体装置の製造方法にかかり、特にＴｉ系
の高融点金属を用いた電極形成方法の改良に関するっ 〔発明の技術的背景〕 一般にＴ１またはＴｉ化合物は４５０’−５５０°Ｃの
温度範囲において例えば半導体基板からの不純物の拡散
（ζ対して障壁を形成するので、ｆｆ１ｉｌやＩ−Ｖ族
半導体の電極層の一部として適用される場合がある。し
かし、現在用いられている半導体装置の電極形成工程は
５００ ’Ｏ付近で施される半導体基板との共晶を利用
するものがほとんどであるために、６５０ ’Ｏを超え
る比較的高温域における半導体基板とのオーミックコン
タクトはあまり検討すれてい７：ｆいのが現状である。
の高融点金属を用いた電極形成方法の改良に関するっ 〔発明の技術的背景〕 一般にＴ１またはＴｉ化合物は４５０’−５５０°Ｃの
温度範囲において例えば半導体基板からの不純物の拡散
（ζ対して障壁を形成するので、ｆｆ１ｉｌやＩ−Ｖ族
半導体の電極層の一部として適用される場合がある。し
かし、現在用いられている半導体装置の電極形成工程は
５００ ’Ｏ付近で施される半導体基板との共晶を利用
するものがほとんどであるために、６５０ ’Ｏを超え
る比較的高温域における半導体基板とのオーミックコン
タクトはあまり検討すれてい７：ｆいのが現状である。
斜上の技術によれば電極形成アニールが４５ｏ°〜５０
０°Ｃの温度域で施されるため、この＠変域よりも高い
畠度で施す処理は電極形成アニールの前にすべて終了さ
せる必要から、次に述べるように製造工程は非常に長く
、かつ煩雑なものとなる欠点があった。すなわち、列え
ばＧａＡｓＦｇＴの製造工程において、電極形成前の活
性層のアニールによって選択拡散を施すのに、そのマス
クとしてＳ ｒ ０２や５Ｌ３Ｎ４を被着し成形して用
いられイオン打込後は除去し、ついでアニールを施す。
０°Ｃの温度域で施されるため、この＠変域よりも高い
畠度で施す処理は電極形成アニールの前にすべて終了さ
せる必要から、次に述べるように製造工程は非常に長く
、かつ煩雑なものとなる欠点があった。すなわち、列え
ばＧａＡｓＦｇＴの製造工程において、電極形成前の活
性層のアニールによって選択拡散を施すのに、そのマス
クとしてＳ ｒ ０２や５Ｌ３Ｎ４を被着し成形して用
いられイオン打込後は除去し、ついでアニールを施す。
次に電極形成を行なうのに、まず、基板とオーミックコ
ンタクトをとるためにＡｕ−Ｇｅ／Ｐｔの上にＴｉ／Ｐ
ｔ／Ａｕをのせた積層構造（Ａｕ層で接続される）に形
成される。
ンタクトをとるためにＡｕ−Ｇｅ／Ｐｔの上にＴｉ／Ｐ
ｔ／Ａｕをのせた積層構造（Ａｕ層で接続される）に形
成される。
このように多層の電極構造の場合、電極形状形成に施さ
れる写真蝕刻は１回で微細パターンを形成するの１は困
難で、例えば２回施すとしても各層のエツチングレート
の差により不所望のサイドエツチング量が大きくなる。
れる写真蝕刻は１回で微細パターンを形成するの１は困
難で、例えば２回施すとしても各層のエツチングレート
の差により不所望のサイドエツチング量が大きくなる。
従って、各層毎にエツチングレートに懸隔の大きいエツ
チング液を選択して用いて写真蝕刻を施す必要力）ら当
然に工程が長くなり、かつ煩雑になる重大な欠点があっ
た。
チング液を選択して用いて写真蝕刻を施す必要力）ら当
然に工程が長くなり、かつ煩雑になる重大な欠点があっ
た。
この発明は上記従来の技術の欠点を改良し、半導体製造
工程の短縮、単純ｆヒをはカＳるための半導体装置の製
造方法を提供するっ 〔発明の概要〕 この発明にかかる半導体装置の製造方法は半導体基板に
Ｔｉ以外の元素を含有させたＴｉ層を被着し６５０−０
ないし１０００°Ｃの範囲内の温度で加熱を施シてオー
ミックコンタクトの電極層の形成であり、さらには、上
記Ｔｉ以外の元素を含有させたＴ１層とＴｉＮ層を積層
被着して電極層を形成することを特徴とする。
工程の短縮、単純ｆヒをはカＳるための半導体装置の製
造方法を提供するっ 〔発明の概要〕 この発明にかかる半導体装置の製造方法は半導体基板に
Ｔｉ以外の元素を含有させたＴｉ層を被着し６５０−０
ないし１０００°Ｃの範囲内の温度で加熱を施シてオー
ミックコンタクトの電極層の形成であり、さらには、上
記Ｔｉ以外の元素を含有させたＴ１層とＴｉＮ層を積層
被着して電極層を形成することを特徴とする。
次にこの発明を実施例につき詳細に説明する−（ｆｌ
Ｓｉ／ＴｉＮ構造体を６５０°〜１０００ ’Ｃ！で
熱処理を施す方法。
Ｓｉ／ＴｉＮ構造体を６５０°〜１０００ ’Ｃ！で
熱処理を施す方法。
まず、Ｐ−Ｎ接合を有するＳｉ基板の両面にＴｉＮを約
２０００Ｘ被着形成したのち、不活性ガス雰囲気中で６
５０’−１０ＱＯ’ｃの熱処理を施した。斜上の手段に
よって第１図に示される整流素子を製造した。図におい
て、（１１はＰ″領域（２）はＮ〜領領域（３）はＮ１
域、＋４１ 、 Ｆ４ｉはいずれもＴｉＮ層、１５１
、１５１はいずれもはんだをなじませるためのＮｉ層、
＋６１ 、 ！６’ｌはいずれもはんだ層、ｌｉｔ 、
（７’ｌはいずれもはんだ層を介してＮｉ層に接続さ
れたリード部、（８）は合成樹脂またはガラスのパソシ
ヘーンヨン層である。上記整流素子の順方１句特性を評
価して第２図にＡ線（実線）で示す。さらにＢ線（破線
）に示されるＳｉ／Ｎｉ／はんた（３８０°Ｃにてジッ
タ）構造、またはＳｉ／Ａｌ（５００°ＣにてＮ、雰囲
気中ジッタ）構造の電極を有する整流素子の順方向特注
ｔこ比し優れたものであることが明瞭である。
２０００Ｘ被着形成したのち、不活性ガス雰囲気中で６
５０’−１０ＱＯ’ｃの熱処理を施した。斜上の手段に
よって第１図に示される整流素子を製造した。図におい
て、（１１はＰ″領域（２）はＮ〜領領域（３）はＮ１
域、＋４１ 、 Ｆ４ｉはいずれもＴｉＮ層、１５１
、１５１はいずれもはんだをなじませるためのＮｉ層、
＋６１ 、 ！６’ｌはいずれもはんだ層、ｌｉｔ 、
（７’ｌはいずれもはんだ層を介してＮｉ層に接続さ
れたリード部、（８）は合成樹脂またはガラスのパソシ
ヘーンヨン層である。上記整流素子の順方１句特性を評
価して第２図にＡ線（実線）で示す。さらにＢ線（破線
）に示されるＳｉ／Ｎｉ／はんた（３８０°Ｃにてジッ
タ）構造、またはＳｉ／Ａｌ（５００°ＣにてＮ、雰囲
気中ジッタ）構造の電極を有する整流素子の順方向特注
ｔこ比し優れたものであることが明瞭である。
（ｌｉｔ Ｇａ Ａｓ／Ｔ ｉ Ｎ化合物構造の場合
、ＮＤ−ＮＡが１０１５〜ｌ □Ｍｌ ｃｍ−３の濃度
範囲にあるものに対し７５０６〜８６０’Ｏの熱処理を
３０分間施すもので、このＴｉＮ化合物には餉が１．０
〜１３％、または、Ｇａが２〜６％含まれたものである
。これによりＧａＡｓ／Ａｕｌ Ｇｅにより５００
’Ｏでジッタされる従来のものと変らないオーミックコ
ンタクトが得られた。また、ＴｉＮ化合物中（こＺｎが
Ｏ’、５−１０％、ま１こ、まＢｅが１〜８チ含まれた
もので、ＧａＡｓ／Ａｕ−Ｂｅにより５００°Ｃでジッ
タされた従来のものと変らないオーミックコンタクトが
得られた。
、ＮＤ−ＮＡが１０１５〜ｌ □Ｍｌ ｃｍ−３の濃度
範囲にあるものに対し７５０６〜８６０’Ｏの熱処理を
３０分間施すもので、このＴｉＮ化合物には餉が１．０
〜１３％、または、Ｇａが２〜６％含まれたものである
。これによりＧａＡｓ／Ａｕｌ Ｇｅにより５００
’Ｏでジッタされる従来のものと変らないオーミックコ
ンタクトが得られた。また、ＴｉＮ化合物中（こＺｎが
Ｏ’、５−１０％、ま１こ、まＢｅが１〜８チ含まれた
もので、ＧａＡｓ／Ａｕ−Ｂｅにより５００°Ｃでジッ
タされた従来のものと変らないオーミックコンタクトが
得られた。
ｆ！ｔｆｌ ＧａＰ基板の場合、Ｎ１）−ＮＡが１０
１６〜１０２１ ｔｙｎ −３の表面ｄ［ｆで（１ａＰ
／ＴｉＮ化合物構造を６５０ ’Ｃ〜８５０°Ｃの熱処
理を施すちので、上記ＴｉＮ化合物中にはＧａが１．５
〜１０壬含まれたものである。これにより従来のＧ ａ
Ｐ ／Ａ ｕ −Ｇ ｅによりｓｏｏ’ｃでジッタさ
れたものと変らない万一ミックコンタクトが得られたっ
また、斜上とはＴｉＮ化合物中に含まれる不純物がＺｎ
でかつ、その含量が２〜１０％の場合、従来のＧ ａ
Ｐ ／Ａ ｕ −Ｂ ｅにより５００ ’ｃでジッタさ
れたものと変らないオーミックコンタクトを得ている。
１６〜１０２１ ｔｙｎ −３の表面ｄ［ｆで（１ａＰ
／ＴｉＮ化合物構造を６５０ ’Ｃ〜８５０°Ｃの熱処
理を施すちので、上記ＴｉＮ化合物中にはＧａが１．５
〜１０壬含まれたものである。これにより従来のＧ ａ
Ｐ ／Ａ ｕ −Ｇ ｅによりｓｏｏ’ｃでジッタさ
れたものと変らない万一ミックコンタクトが得られたっ
また、斜上とはＴｉＮ化合物中に含まれる不純物がＺｎ
でかつ、その含量が２〜１０％の場合、従来のＧ ａ
Ｐ ／Ａ ｕ −Ｂ ｅにより５００ ’ｃでジッタさ
れたものと変らないオーミックコンタクトを得ている。
ＱＶＩ ＧａＡｓＸＰｌ−１（、ＧａＡｓ／Ａｕ １
− ｙまたは、Ｇａ、Ｉｎ。
− ｙまたは、Ｇａ、Ｉｎ。
Ａｌ、Ａｓ 、 Ｓｂの元素群から選ばれた３元素、ま
たは４元素のＩ−Ｖ族半導体に対しても斜上のＧ ａ
Ａ Ｓ ＋ＧａＰ等におけると同様に適用できる。
たは４元素のＩ−Ｖ族半導体に対しても斜上のＧ ａ
Ａ Ｓ ＋ＧａＰ等におけると同様に適用できる。
（Ｖｌ Ｓ ｉ／Ｔ ｉＷ構造において最も良好なオ
ーミックコンタクトが得られるのはＷの含有量が５〜１
０％のとき７００°〜８００°ａ、 Ｗの含有量が１
０〜３０チのときは８００°〜９００ ’Ｏの熱処理に
おいてである。
ーミックコンタクトが得られるのはＷの含有量が５〜１
０％のとき７００°〜８００°ａ、 Ｗの含有量が１
０〜３０チのときは８００°〜９００ ’Ｏの熱処理に
おいてである。
位！ｌ Ｓ ｉ／Ｔ ｉ／Ｔ ｉ ＮまたはＳｉ／Ｔ
ｉ／ＴｉＷ構造で、いずれのＴＩも他の元素を含ませた
積層構造としても斜上と同じ結果が得られた。
ｉ／ＴｉＷ構造で、いずれのＴＩも他の元素を含ませた
積層構造としても斜上と同じ結果が得られた。
この発明うこよれば、電極層をオーミソクコ／タクトさ
せるための加熱温度が比較的高いため、製＠Ｔ程が簡略
、短縮できるという顕著な利点があるっすなわち、従来
は４５０°〜５００ ’Ｃの幌変域で加熱を行なってい
たので、たとえば６００’Ｏに加熱するような工程は先
行して施す必要があったか、この発明ζこよれば、Ｉ−
Ｖ族半導体や、浅い拡散層を有するｌ’Ｖ族半導体にお
いて、接合の形成、もしく；ま活ヰ化アニール等を電極
層のアニール工程に総括することができる。また、背景
技術の問題点において述べたような＃債工惺が長く填雑
になる欠点つＳ改良さｎ７半１オ左・青の製造に寄与す
るところが太きい。
せるための加熱温度が比較的高いため、製＠Ｔ程が簡略
、短縮できるという顕著な利点があるっすなわち、従来
は４５０°〜５００ ’Ｃの幌変域で加熱を行なってい
たので、たとえば６００’Ｏに加熱するような工程は先
行して施す必要があったか、この発明ζこよれば、Ｉ−
Ｖ族半導体や、浅い拡散層を有するｌ’Ｖ族半導体にお
いて、接合の形成、もしく；ま活ヰ化アニール等を電極
層のアニール工程に総括することができる。また、背景
技術の問題点において述べたような＃債工惺が長く填雑
になる欠点つＳ改良さｎ７半１オ左・青の製造に寄与す
るところが太きい。
第１図；まこの発明の］実施例につ１かる整流素子の断
面図、里２図１す資とＩＰとの相関を示す線図である。 ４．４’ ＴｉＮ層 代理人 升浬士 井 上 −男 第 １ 因 第 ２ 図 Ｖｙ −３：ζ」
面図、里２図１す資とＩＰとの相関を示す線図である。 ４．４’ ＴｉＮ層 代理人 升浬士 井 上 −男 第 １ 因 第 ２ 図 Ｖｙ −３：ζ」
Claims (2)
- （１） 半導体基板にＴ１以外の元素を含有させたＴ
１層を被着し６５０“Ｃないし１０００°Ｃの範囲内の
温度で加熱ヲ施してオーミックコンタクトの電極層を形
成することを特徴とする半導体装置の製造方法。 - （２） 半導体基板にＴ１以外の元素を含有させたＴ
１層とＴｉＮ層を積層して被着し６５０’０ないし１０
００℃の範囲内の温度で加熱を施してオーミックコンタ
クトの電極層を形成することを特徴とする半導体装荷の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57086556A JPS58204530A (ja) | 1982-05-24 | 1982-05-24 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57086556A JPS58204530A (ja) | 1982-05-24 | 1982-05-24 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58204530A true JPS58204530A (ja) | 1983-11-29 |
Family
ID=13890277
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57086556A Pending JPS58204530A (ja) | 1982-05-24 | 1982-05-24 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58204530A (ja) |
-
1982
- 1982-05-24 JP JP57086556A patent/JPS58204530A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3200490A (en) | Method of forming ohmic bonds to a germanium-coated silicon body with eutectic alloyforming materials | |
| US3632436A (en) | Contact system for semiconductor devices | |
| US5451544A (en) | Method of manufacturing a back contact for semiconductor die | |
| JPS6156474A (ja) | 窒化ガリウム半導体装置の製造方法 | |
| US3728785A (en) | Fabrication of semiconductor devices | |
| JPS58204530A (ja) | 半導体装置の製造方法 | |
| US3801384A (en) | Fabrication of semiconductor devices | |
| US3093882A (en) | Method for producing a silicon semiconductor device | |
| JPS61156872A (ja) | 半導体装置 | |
| JPH0245976A (ja) | 炭化ケイ素の電極形成方法 | |
| JPS6266679A (ja) | 半導体装置の製造方法 | |
| US3798083A (en) | Fabrication of semiconductor devices | |
| JPS5873136A (ja) | 半導体デバイスの製造方法 | |
| JPS6010674A (ja) | 半導体素子の製造方法 | |
| JPH0441510B2 (ja) | ||
| JPS61156837A (ja) | 半導体装置の製造方法 | |
| JPS58212169A (ja) | 三層電極構造を有する半導体装置 | |
| JPS63234562A (ja) | 半導体装置の電極 | |
| US3729818A (en) | Semiconductive chip attachment means | |
| JPS6353693B2 (ja) | ||
| JPH03211880A (ja) | ショットキー接合の形成方法 | |
| JPH03183126A (ja) | 半導体装置の製造方法 | |
| JPS609341B2 (ja) | 半導体装置の製造方法 | |
| JPS62176126A (ja) | 電極形成方法 | |
| JPH0226790B2 (ja) |