JPS58207621A - 半導体ウエ−ハ - Google Patents
半導体ウエ−ハInfo
- Publication number
- JPS58207621A JPS58207621A JP57089662A JP8966282A JPS58207621A JP S58207621 A JPS58207621 A JP S58207621A JP 57089662 A JP57089662 A JP 57089662A JP 8966282 A JP8966282 A JP 8966282A JP S58207621 A JPS58207621 A JP S58207621A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- mark
- hole
- positioning
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
Landscapes
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は製造プロセスにおけろ歩留り向上を図った半導
体ウェーハに関するものであるう半導体装置の製造に用
いられるウニーノ・は、促米第１図に示すように円形板
状に形成され、その一部にはオリエンテーションフラッ
ト（以下オリフラという）と称して円周一部を削成した
切欠き１ａ弔′形成し、ウエーノ・１（７）Ｘ、 Ｙ
、 θ方向の位置法めに利用している。
体ウェーハに関するものであるう半導体装置の製造に用
いられるウニーノ・は、促米第１図に示すように円形板
状に形成され、その一部にはオリエンテーションフラッ
ト（以下オリフラという）と称して円周一部を削成した
切欠き１ａ弔′形成し、ウエーノ・１（７）Ｘ、 Ｙ
、 θ方向の位置法めに利用している。
しかしなから、このオリフラ１ａを設けろことにより次
のような不具合が生じている。
のような不具合が生じている。
（１１オリフラを形成しに分だけウェーハの面積が低下
して歩留の低下を生じる。
して歩留の低下を生じる。
（２１オリフラの角部がエツジ状となるためチッピング
が生じ易（、チッピングされた破片が異物としてウェー
ハ表面に付着する原因となる。
が生じ易（、チッピングされた破片が異物としてウェー
ハ表面に付着する原因となる。
（３１オリ７う部が形状的に不連続のためレジスト塗布
むらが住じたり、ウェーハへの薬品を回転塗布する洗浄
プロセスにおいて塗布が不均一となる。
むらが住じたり、ウェーハへの薬品を回転塗布する洗浄
プロセスにおいて塗布が不均一となる。
（４） 拡散等の熱処理においてオリフラ部で熱応力
が不均等になり、変形が発生して徽細パターンの形成が
困難になろう （５）単に円部一部を切欠いているため、ウェーハの表
層判断ができないと共に、カートリッジからウェーハが
外れ易い。
が不均等になり、変形が発生して徽細パターンの形成が
困難になろう （５）単に円部一部を切欠いているため、ウェーハの表
層判断ができないと共に、カートリッジからウェーハが
外れ易い。
したがって本発明の目的は以上の不具合を一挙に解決す
ることができろ半導体ウェーハを提供することにある。
ることができろ半導体ウェーハを提供することにある。
この目的を迷成するために本発明はウェーハを円形に保
った上でその表面一部に穴、溝等のマークを形成するよ
うにしたものである。
った上でその表面一部に穴、溝等のマークを形成するよ
うにしたものである。
以下、本発明を図下の実施例により郡こ明する。
第２図（Ａ）、 （Ｂ）は本発明の一実施例を示し、円
形のウェーハ２はその円周一部にオリフラを形成せず、
その表面の周辺一部に微小な穴２ａをマークとして形成
するうこの穴２ａはウエーノ・２０良而に形成してもよ
い。また、穴の代りに第３図（Ａ）。
形のウェーハ２はその円周一部にオリフラを形成せず、
その表面の周辺一部に微小な穴２ａをマークとして形成
するうこの穴２ａはウエーノ・２０良而に形成してもよ
い。また、穴の代りに第３図（Ａ）。
（Ｂ１に示すように円周一部に径方同の溝３ａ７マーク
として形成したウェーハ３として構成［、てもよい。い
ずれにせよこれらの穴２ａや溝３ａけウェーハ表面に形
成する回路パターン（ベレ・ト）の歩留を低下させない
ような小さなものとする。
として形成したウェーハ３として構成［、てもよい。い
ずれにせよこれらの穴２ａや溝３ａけウェーハ表面に形
成する回路パターン（ベレ・ト）の歩留を低下させない
ような小さなものとする。
前記穴２ａは、第４図に示すように、シリコン単結晶４
かもウェーハ２をスライスカッタ５にて製造する際にレ
ーザ発振器６かも出力されるレーザビーム７にて刻設す
る。また、前記溝３ａは第５図に示すようにシリコン単
結晶４のスライス時にマークカッタ８を用いて削成する
。
かもウェーハ２をスライスカッタ５にて製造する際にレ
ーザ発振器６かも出力されるレーザビーム７にて刻設す
る。また、前記溝３ａは第５図に示すようにシリコン単
結晶４のスライス時にマークカッタ８を用いて削成する
。
以上の構成によれば、例えば穴２ａをマークとして形成
しにウェーハ２では、その位置決めを第６図（Ａ）、
（１−１）に示すようにして行なう、即ち、同図（Ｂ）
のように方向性エア９を利用してウエーノ・２のＸ、
Ｙ方向の位置決めを行なうと共に、これにより接触し
た回転ローラー０．１０にてウェーハ２を回転しながら
マークセンサー１にてマーク（穴）２ａを検出する。そ
して、マークセンサ１１がマーク２ａを検出した回転位
置でウェー−・を停止すればθ方向の位置決めが完了さ
れろ。
しにウェーハ２では、その位置決めを第６図（Ａ）、
（１−１）に示すようにして行なう、即ち、同図（Ｂ）
のように方向性エア９を利用してウエーノ・２のＸ、
Ｙ方向の位置決めを行なうと共に、これにより接触し
た回転ローラー０．１０にてウェーハ２を回転しながら
マークセンサー１にてマーク（穴）２ａを検出する。そ
して、マークセンサ１１がマーク２ａを検出した回転位
置でウェー−・を停止すればθ方向の位置決めが完了さ
れろ。
まだ、方向性エア９を利用する他に第７図（Ａ）。
ＣＢ）、（（：）のようにランプ１２とホトダイオード
１３とからなるウェーハ端検出部１４を独数個（図では
４個）配設置〜、各検出部１４の出力が等しくなった位
置でウェーハのＸ、 Ｙ方向位置が設定されろ。また
、θ方向の位置はワエーー・２を回転させながらマーク
センサー１にてマーク２ａを検出することにより設定で
きる。図中、１５はθ回転機構、１６はＸＹテーブルで
ある。
１３とからなるウェーハ端検出部１４を独数個（図では
４個）配設置〜、各検出部１４の出力が等しくなった位
置でウェーハのＸ、 Ｙ方向位置が設定されろ。また
、θ方向の位置はワエーー・２を回転させながらマーク
センサー１にてマーク２ａを検出することにより設定で
きる。図中、１５はθ回転機構、１６はＸＹテーブルで
ある。
したがって本発明の＃−導体ウエーハによれば次、Ｊ
のような効果が得ち□れる。
ｆｉｌ ウェーハの面積の低減が殆んどないので歩留
の低下もない。
の低下もない。
（２１エツジ部が形成されないのでピッチングは牛せず
、異物が発生することもない。
、異物が発生することもない。
（３） レジストの塗布ＪＰ業品の塗布に際して塗布
むらが牛じない。
むらが牛じない。
（４） 熱処理によっても熱処理の不均一はえトせず
、したがってウェーハの変形もないので微細加工が可能
になる。
、したがってウェーハの変形もないので微細加工が可能
になる。
（５）マークの検出によりウェーハの表裏判定を可能に
し、またウェーハのハンドリングが安定する。
し、またウェーハのハンドリングが安定する。
ここで、マークの形状、製法等は前記し１．′例以外に
種々のものが考えられることはｂうまでもな（Ｘｏ
種々のものが考えられることはｂうまでもな（Ｘｏ
例を示し、（Ａ）は平面図、（Ｂ ）は要部の拡大斜視
図、 第４図および第５図は夫々異なるマークの製造方法を示
す図、 第６図（Ａ）、 （Ｂ）は荀ｔｔ沃め方法を正す図で、
（Ａ）は平面図、（Ｂ）はＡＡ断面図、第７図（Ａ）、
（Ｂ）、 ＜＜：＞は他の位置凄め方法を示す図で、
（Ａ）は平面図、（）ｌ）、 ＣＣ）は夫々ＡＡ、Ｌ（
Ｈの断面図である。 ２・・・ウェーハ、２ａ・・穴（マーク）、３・・ウェ
ーハ、３ａ・・・マーク、４・・・シリコン単結晶、５
・・・スライスカッタ、６二−［・レーザ発振器、８・
・・マークカッタ、９・・・方向性エア、］４・・・ウ
ェーハ端検出部。 （Ａノ Ａ− 第 シＡン 刀− ６図 ｔＢ） ７図 （１３） ／４ （（）
図、 第４図および第５図は夫々異なるマークの製造方法を示
す図、 第６図（Ａ）、 （Ｂ）は荀ｔｔ沃め方法を正す図で、
（Ａ）は平面図、（Ｂ）はＡＡ断面図、第７図（Ａ）、
（Ｂ）、 ＜＜：＞は他の位置凄め方法を示す図で、
（Ａ）は平面図、（）ｌ）、 ＣＣ）は夫々ＡＡ、Ｌ（
Ｈの断面図である。 ２・・・ウェーハ、２ａ・・穴（マーク）、３・・ウェ
ーハ、３ａ・・・マーク、４・・・シリコン単結晶、５
・・・スライスカッタ、６二−［・レーザ発振器、８・
・・マークカッタ、９・・・方向性エア、］４・・・ウ
ェーハ端検出部。 （Ａノ Ａ− 第 シＡン 刀− ６図 ｔＢ） ７図 （１３） ／４ （（）
Claims (1)
- 【特許請求の範囲】 １、半導体材料にて完全な円板状に形成すると共ン、そ
の片面の周辺一部に穴、溝等のマークを刻設してなえ半
導体ウェー・・。 ２、マークは結晶軸と特定の関係にある側のウェーハ面
に形成してなる特許請求の範囲第１項記載の半導体ウェ
ーハ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57089662A JPS58207621A (ja) | 1982-05-28 | 1982-05-28 | 半導体ウエ−ハ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57089662A JPS58207621A (ja) | 1982-05-28 | 1982-05-28 | 半導体ウエ−ハ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58207621A true JPS58207621A (ja) | 1983-12-03 |
Family
ID=13976959
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57089662A Pending JPS58207621A (ja) | 1982-05-28 | 1982-05-28 | 半導体ウエ−ハ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58207621A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998057361A1 (en) * | 1997-06-12 | 1998-12-17 | Nikon Corporation | Substrate for device manufacturing, process for manufacturing the substrate, and method of exposure using the substrate |
| US7253500B2 (en) | 2002-10-21 | 2007-08-07 | Kabushiki Kaisha Toshiba | Semiconductor wafer and a method for manufacturing a semiconductor wafer |
-
1982
- 1982-05-28 JP JP57089662A patent/JPS58207621A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998057361A1 (en) * | 1997-06-12 | 1998-12-17 | Nikon Corporation | Substrate for device manufacturing, process for manufacturing the substrate, and method of exposure using the substrate |
| US7253500B2 (en) | 2002-10-21 | 2007-08-07 | Kabushiki Kaisha Toshiba | Semiconductor wafer and a method for manufacturing a semiconductor wafer |
| US7268053B2 (en) | 2002-10-21 | 2007-09-11 | Kabushiki Kaisha Toshiba | Semiconductor wafer and a method for manufacturing a semiconductor wafer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06103687B2 (ja) | 回転式表面処理方法および回転式表面処理における処理終点検出方法、ならびに回転式表面処理装置 | |
| JPH0329310A (ja) | 半導体ウェハ | |
| US5580831A (en) | Sawcut method of forming alignment marks on two faces of a substrate | |
| JPS58207621A (ja) | 半導体ウエ−ハ | |
| JPS582240A (ja) | 化学切削性感光ガラスの露光方法 | |
| JP2786865B2 (ja) | カラーフィルターの製造方法 | |
| JPH0364043A (ja) | 太陽電池 | |
| JPH0434931A (ja) | 半導体ウエハおよびその処理方法 | |
| JPH10218364A (ja) | ウエハ保持用ステージ | |
| JP2008068623A (ja) | カッターホィールおよびそのカッターホィールを用いたスクライブ装置 | |
| JPH04115517A (ja) | 位置合せマーク形成方法 | |
| CN115373059A (zh) | 一种狭缝结构的制作方法 | |
| JPS6311729Y2 (ja) | ||
| JPS61263124A (ja) | 半導体装置製造用のマスク板 | |
| JP2585916B2 (ja) | スナップライン形成装置 | |
| JP2558304B2 (ja) | 製版用ガラスパターン | |
| US7195715B2 (en) | Method for manufacturing quartz oscillator | |
| JPH10263865A (ja) | レーザ割断方法及び基板 | |
| JPH068282A (ja) | 射出成形用入子の製造方法 | |
| KR20030056691A (ko) | 웨이퍼의 경사식각 장치 및 방법 | |
| JPS6243142A (ja) | 半導体装置及びその使用方法 | |
| JPS58125040A (ja) | ホトマスク | |
| JPS63244642A (ja) | 半導体装置 | |
| JPS58148435A (ja) | 分離拡散方法 | |
| JPH02250954A (ja) | スパッタリング用マスク及びパターン化されたスパッタリング被膜を有する基板の製造方法 |