JPH0119255B2 - - Google Patents
Info
- Publication number
- JPH0119255B2 JPH0119255B2 JP55089486A JP8948680A JPH0119255B2 JP H0119255 B2 JPH0119255 B2 JP H0119255B2 JP 55089486 A JP55089486 A JP 55089486A JP 8948680 A JP8948680 A JP 8948680A JP H0119255 B2 JPH0119255 B2 JP H0119255B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- etching
- window
- mask pattern
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法のうち、特に改
善されたエツチング窓の形成方法に関する。
善されたエツチング窓の形成方法に関する。
半導体装置はIC、LSI又は超LSIと集積度が向
上するに伴つて高密度化されて微細化された素子
が形成され、その不純物層の接合深さも浅くな
り、従つてその製造方式も変化して、例えば不純
物拡散も低温度プロセスを用いたり、イオン注入
法を使用しており、又エツチングも従来のウエツ
トエツチング法に代つてドライエツチング法が主
流となつてきた。この様な製造方式は精度良く素
子を形成するためには好都合ではあるが、逆に集
積度を向上すれば半導体素子表面上で多層配線を
形成する必要があり、その電極コンタクト部分で
は高精度に形成された絶縁膜の段差のために導電
配線が断線を生じる恐れがある。又、多層配線で
はなくても半導体素子の電極コンタクトも同様の
段差のために断線を生じ易い。第１図にこれを説
明するための断面図を示しており、１はシリコン
基板、２は絶縁膜、３は導電配線層で、絶縁膜の
エツチング窓側面部分４が鋭い段差となつている
ために導電配線層３を被着形成すると、図示の様
にエツチング窓側面部分４で断線を起こす。
上するに伴つて高密度化されて微細化された素子
が形成され、その不純物層の接合深さも浅くな
り、従つてその製造方式も変化して、例えば不純
物拡散も低温度プロセスを用いたり、イオン注入
法を使用しており、又エツチングも従来のウエツ
トエツチング法に代つてドライエツチング法が主
流となつてきた。この様な製造方式は精度良く素
子を形成するためには好都合ではあるが、逆に集
積度を向上すれば半導体素子表面上で多層配線を
形成する必要があり、その電極コンタクト部分で
は高精度に形成された絶縁膜の段差のために導電
配線が断線を生じる恐れがある。又、多層配線で
はなくても半導体素子の電極コンタクトも同様の
段差のために断線を生じ易い。第１図にこれを説
明するための断面図を示しており、１はシリコン
基板、２は絶縁膜、３は導電配線層で、絶縁膜の
エツチング窓側面部分４が鋭い段差となつている
ために導電配線層３を被着形成すると、図示の様
にエツチング窓側面部分４で断線を起こす。
この様な断線を防止する方法としてエツチング
窓側面４を段差のないテーパー状に傾斜した側面
に形成する種々の提案がなされているが、何れも
微妙で複雑な処理方法でコントロールが難しい。
窓側面４を段差のないテーパー状に傾斜した側面
に形成する種々の提案がなされているが、何れも
微妙で複雑な処理方法でコントロールが難しい。
又、燐シリケートガラス（PSG）膜を絶縁膜
として介在させる場合に1000℃前後の高温度熱処
理によつてこれをメルトして、第２図に示す断面
図の様にPSG膜５のエツチング窓側面の段差部
分４′をまるい肩形状とする簡便な方法も採られ
ているが、この方法は上記高温度熱処理により近
年益々大口径してきた半導体ウエーハが彎曲して
反りが著しくなり、製造プロセス中でパターンニ
ング精度が悪くなる欠点がある上に、エツチング
窓側面の底部は鋭角のまゝ残り、充分なテーパー
形状が得られない問題がある。
として介在させる場合に1000℃前後の高温度熱処
理によつてこれをメルトして、第２図に示す断面
図の様にPSG膜５のエツチング窓側面の段差部
分４′をまるい肩形状とする簡便な方法も採られ
ているが、この方法は上記高温度熱処理により近
年益々大口径してきた半導体ウエーハが彎曲して
反りが著しくなり、製造プロセス中でパターンニ
ング精度が悪くなる欠点がある上に、エツチング
窓側面の底部は鋭角のまゝ残り、充分なテーパー
形状が得られない問題がある。
本発明はかような問題点を解決し、半導体装置
の絶縁膜として特に汎用されているPSG膜又は
酸化シリコン（SiO2）膜に段差のないテーパー
状に傾斜した側面をもつたエツチング窓を高精度
に安定に形成すること目的とするもので、燐シリ
ケートガラス膜又は酸化シリコン膜上に、レジス
ト膜よりなるマスクパターンを形成し、その上面
より液状ガラスを全面に塗布し固化せしめた後、
ドライエツチングを行つて、上記燐シリケートガ
ラス膜又は酸化シリコン膜に段差のない傾斜側面
をもつたエツチング窓を形成することを特徴とす
る半導体装置の製造方法である。
の絶縁膜として特に汎用されているPSG膜又は
酸化シリコン（SiO2）膜に段差のないテーパー
状に傾斜した側面をもつたエツチング窓を高精度
に安定に形成すること目的とするもので、燐シリ
ケートガラス膜又は酸化シリコン膜上に、レジス
ト膜よりなるマスクパターンを形成し、その上面
より液状ガラスを全面に塗布し固化せしめた後、
ドライエツチングを行つて、上記燐シリケートガ
ラス膜又は酸化シリコン膜に段差のない傾斜側面
をもつたエツチング窓を形成することを特徴とす
る半導体装置の製造方法である。
以下、図面を参照して詳細に説明すると、第３
図ないし第６図は本発明の一実施例の工程順図
で、先づ第３図に示す様にシリコン基板１上に化
学気相成長（CVD）法によりPSG膜５（膜厚1μ
ｍ前後）を被着し、その上にフオトレジスト膜
（膜厚１〜1.5μｍ）を塗布し、フオトマスク（図
示せず）を用いて露光・現像してレジスト膜から
なるマスク・パターン６を形成する。
図ないし第６図は本発明の一実施例の工程順図
で、先づ第３図に示す様にシリコン基板１上に化
学気相成長（CVD）法によりPSG膜５（膜厚1μ
ｍ前後）を被着し、その上にフオトレジスト膜
（膜厚１〜1.5μｍ）を塗布し、フオトマスク（図
示せず）を用いて露光・現像してレジスト膜から
なるマスク・パターン６を形成する。
次いで第４図に示す様にスピンコーターにより
液状ガラス７を塗布し170℃程度の温度で熱処理
して固化せしめ、平坦部分で膜厚500〜600Åの
SiO2膜とする。この際に、マスクパターン側面
８の底部角には図示の様に厚く液状ガラスが溜つ
て附着して固化される。液状ガラスとは珪素水酸
化物の低分子重合体であるテトラメチルシリケー
トをアルコールに溶かした液体である。しかる後
に、トリフロロメタン（CHF3）ガスを反応ガス
としたリアクテイブイオンエツチング（ドライエ
ツチングの一種）を行なうと、液状ガラス７から
固化したSiO2膜が最初にエツチング除去され、
次いでPSG膜５がエツチングされるがマスクパ
ターン側面８には液状ガラス７から固化した
SiO2膜が厚く附いているので、エツチング除去
され難くてエツチングに時間がかゝり、10数分エ
ツチングすると図示の様にPSG膜５のエツチン
グ窓側面がなだらかな段差のない傾斜側面に形成
される。この場合エツチング窓以外の部分では、
PSG膜５の上にはマスクパターンのレジスト層
６があり、更にその上に液状ガラス７を固化した
SlO2膜があるので、オーバーエツチングにより
エツチングがレジスト層６を経てPSG膜５まで
致達する危険性は非常に小さくなつている。この
ようにして側面の段差をなくしたエツチング窓を
形成した後、マスクパターンを溶解除去し、第６
図に示す様にアルミニウム導電配線層９を被着さ
せると、一様の膜厚に被着して断線を起こすこと
はなくなる。
液状ガラス７を塗布し170℃程度の温度で熱処理
して固化せしめ、平坦部分で膜厚500〜600Åの
SiO2膜とする。この際に、マスクパターン側面
８の底部角には図示の様に厚く液状ガラスが溜つ
て附着して固化される。液状ガラスとは珪素水酸
化物の低分子重合体であるテトラメチルシリケー
トをアルコールに溶かした液体である。しかる後
に、トリフロロメタン（CHF3）ガスを反応ガス
としたリアクテイブイオンエツチング（ドライエ
ツチングの一種）を行なうと、液状ガラス７から
固化したSiO2膜が最初にエツチング除去され、
次いでPSG膜５がエツチングされるがマスクパ
ターン側面８には液状ガラス７から固化した
SiO2膜が厚く附いているので、エツチング除去
され難くてエツチングに時間がかゝり、10数分エ
ツチングすると図示の様にPSG膜５のエツチン
グ窓側面がなだらかな段差のない傾斜側面に形成
される。この場合エツチング窓以外の部分では、
PSG膜５の上にはマスクパターンのレジスト層
６があり、更にその上に液状ガラス７を固化した
SlO2膜があるので、オーバーエツチングにより
エツチングがレジスト層６を経てPSG膜５まで
致達する危険性は非常に小さくなつている。この
ようにして側面の段差をなくしたエツチング窓を
形成した後、マスクパターンを溶解除去し、第６
図に示す様にアルミニウム導電配線層９を被着さ
せると、一様の膜厚に被着して断線を起こすこと
はなくなる。
上記実施例はPSG膜にエツチング窓を形成す
る方法の説明であるが、SiO2膜も同様にしてエ
ツチング窓を形成することが可能である。
る方法の説明であるが、SiO2膜も同様にしてエ
ツチング窓を形成することが可能である。
この様に本発明はドライエツチング法を用いて
簡便にテーパー形状のエツチング窓を絶縁膜に形
成する方法で、電極層のようなコンタクトホール
形成に適し、パターンニング精度を悪化させるこ
ともなく、高密度化された半導体装置の断線を防
止する巧妙な形成方法であり、信頼度向上に著し
く寄与するものである。
簡便にテーパー形状のエツチング窓を絶縁膜に形
成する方法で、電極層のようなコンタクトホール
形成に適し、パターンニング精度を悪化させるこ
ともなく、高密度化された半導体装置の断線を防
止する巧妙な形成方法であり、信頼度向上に著し
く寄与するものである。
第１図・第２図は従来の問題点を示す断面図、
第３図ないし第６図は本発明の工程順図である。 図中、１はシリコン基板、２は絶縁膜、３は導
電配線層、４はエツチング窓側面、５は燐シリケ
ートガラス膜、６はマスクパターン、７は液状ガ
ラス、８はマスクパターン側面、９はアルミニウ
ム層を示す。
第３図ないし第６図は本発明の工程順図である。 図中、１はシリコン基板、２は絶縁膜、３は導
電配線層、４はエツチング窓側面、５は燐シリケ
ートガラス膜、６はマスクパターン、７は液状ガ
ラス、８はマスクパターン側面、９はアルミニウ
ム層を示す。
Claims (1)
- １ 燐シリケートガラス膜又は酸化シリコン膜上
に、レジスト膜よりなるマスクパターンを形成
し、その上面より液状ガラスを全面に塗布し固化
せしめた後、ドライエツチングを行つて、上記燐
シリケートガラス膜又は酸化シリコン膜に段差の
ない傾斜側面をもつたエツチング窓を形成するこ
とを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8948680A JPS5715423A (en) | 1980-07-01 | 1980-07-01 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8948680A JPS5715423A (en) | 1980-07-01 | 1980-07-01 | Manufacture of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5715423A JPS5715423A (en) | 1982-01-26 |
| JPH0119255B2 true JPH0119255B2 (ja) | 1989-04-11 |
Family
ID=13972064
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8948680A Granted JPS5715423A (en) | 1980-07-01 | 1980-07-01 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5715423A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58158928A (ja) * | 1982-03-17 | 1983-09-21 | Agency Of Ind Science & Technol | 絶縁基板上半導体装置の製造方法 |
| JPS6034020A (ja) * | 1983-08-04 | 1985-02-21 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS62276538A (ja) * | 1986-05-23 | 1987-12-01 | Konica Corp | ハロゲン化銀写真感光材料 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS563665B2 (ja) * | 1973-01-17 | 1981-01-26 | ||
| JPS5158071A (ja) * | 1974-11-18 | 1976-05-21 | Nichiden Varian Kk | Supatsutaetsuchinguho |
| JPS5162673A (en) * | 1974-11-27 | 1976-05-31 | Fujitsu Ltd | Handotaisochino seizohoho |
-
1980
- 1980-07-01 JP JP8948680A patent/JPS5715423A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5715423A (en) | 1982-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58210634A (ja) | 半導体装置の製造方法 | |
| JP3630777B2 (ja) | マルチチップ・モジュールの製造方法 | |
| JPH0548617B2 (ja) | ||
| JPH06318578A (ja) | 半導体素子のコンタクトホール形成方法 | |
| JP3897071B2 (ja) | 半導体装置の製造方法 | |
| JPS6360539B2 (ja) | ||
| JPH04150030A (ja) | 半導体装置の製造方法 | |
| JPH10223759A (ja) | 半導体装置の多層配線形成方法 | |
| JPH0565049B2 (ja) | ||
| JPH01244635A (ja) | 半導体装置の製造方法 | |
| JPS5833854A (ja) | 半導体装置の製造方法 | |
| KR100197538B1 (ko) | 반도체 소자의 금속 배선 형성방법 | |
| JPS6214095B2 (ja) | ||
| JP2570735B2 (ja) | 多層配線形成方法 | |
| JPS6262464B2 (ja) | ||
| JPH0481329B2 (ja) | ||
| KR100290466B1 (ko) | 반도체소자의 제조방법 | |
| JPH0194623A (ja) | 多層配線半導体装置の製造方法 | |
| JPS6059737A (ja) | 半導体装置の製造方法 | |
| JP2877151B2 (ja) | 半導体装置の製造方法 | |
| JPH0587973B2 (ja) | ||
| JPS5928358A (ja) | 半導体装置の製造方法 | |
| JPS6011458B2 (ja) | 半導体装置の製造方法 | |
| JP2712450B2 (ja) | 半導体装置の製造方法 | |
| JPH0555389A (ja) | 半導体装置の製造方法 |