JPS5821862B2 - 位相同期回路 - Google Patents
位相同期回路Info
- Publication number
- JPS5821862B2 JPS5821862B2 JP51136044A JP13604476A JPS5821862B2 JP S5821862 B2 JPS5821862 B2 JP S5821862B2 JP 51136044 A JP51136044 A JP 51136044A JP 13604476 A JP13604476 A JP 13604476A JP S5821862 B2 JPS5821862 B2 JP S5821862B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- phase
- oscillation
- output
- synchronization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
- H04L27/227—Demodulator circuits; Receiver circuits using coherent demodulation
- H04L27/2271—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals
- H04L27/2272—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals using phase locked loops
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/12—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a scanning signal
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S331/00—Oscillators
- Y10S331/02—Phase locked loop having lock indicating or detecting means
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【発明の詳細な説明】
本発明は、同期引込周波数範囲を拡大する機能をもつ位
相同期回路に関するものである。
相同期回路に関するものである。
従来、位相同期回路に於いて、回路が非同期の状態から
同期の状態に至らしめる周波数範囲(いわゆる同期引込
周波数範囲)を拡大する1つの方法として、特公昭51
−10752のように位相同期回路の内部インピーダン
スの変化により自動的に発振停止を行なう発振器を用い
た回路が用いられている。
同期の状態に至らしめる周波数範囲(いわゆる同期引込
周波数範囲)を拡大する1つの方法として、特公昭51
−10752のように位相同期回路の内部インピーダン
スの変化により自動的に発振停止を行なう発振器を用い
た回路が用いられている。
この回路をN相位相復調回路の位相同期回路に使用した
場合、N相位相復調回路では、クロック周波数をfc
とするとfc/n(nは正の整数)だけ推移した周波
数で同期を保持するいわゆる擬似引込現象が発生し、位
相同期回路の希望する同期引込範囲内にこの擬似引込周
波数が存在する場合には、擬似引込が生じたことにより
ループ内インピーダンスが低下し、自己制御機能を有す
る発振回路が発振停止するために、そのまま擬似引込の
状態を保持し正しい復調信号が得られない場合がある。
場合、N相位相復調回路では、クロック周波数をfc
とするとfc/n(nは正の整数)だけ推移した周波
数で同期を保持するいわゆる擬似引込現象が発生し、位
相同期回路の希望する同期引込範囲内にこの擬似引込周
波数が存在する場合には、擬似引込が生じたことにより
ループ内インピーダンスが低下し、自己制御機能を有す
る発振回路が発振停止するために、そのまま擬似引込の
状態を保持し正しい復調信号が得られない場合がある。
第1図は従来の回路のブロック図であって、1は信号入
力端子、2はN相位相復調回路、3は電圧制御発振回路
、4はN相位相変調回路、5は位相検波回路、6と7は
抵抗回路、8は低域ろ波回路、9は自己制御機能を有す
る発振回路である。
力端子、2はN相位相復調回路、3は電圧制御発振回路
、4はN相位相変調回路、5は位相検波回路、6と7は
抵抗回路、8は低域ろ波回路、9は自己制御機能を有す
る発振回路である。
この動作は、まず、信号入力端子1にN相位相変調信号
を加え、電圧制御発振回路3の出力信号を基準搬送波と
してN相位相復調回路2で位相を復調する。
を加え、電圧制御発振回路3の出力信号を基準搬送波と
してN相位相復調回路2で位相を復調する。
一方入力端子1とN相位相復調回路2の間で分岐された
入力信号は、N相位相変調回路4に加えられ、ここでN
相位相復調回路2の復調出力により位相変調が行なわれ
る。
入力信号は、N相位相変調回路4に加えられ、ここでN
相位相復調回路2の復調出力により位相変調が行なわれ
る。
このN相位相変調回路は、入力のN相位相変調信号に対
してその。
してその。
変調成分を打ち消す様に位相変調を行ない、N相位]−
1′変調回路4の出力には搬送波信号が得られる。
1′変調回路4の出力には搬送波信号が得られる。
この搬送波信号は位相検波回路5に加えられ、電圧制御
発振回路3の出力と位相が比較される。
発振回路3の出力と位相が比較される。
この位相検波回路5の出力は、抵抗回路6,7、低。
域ろ波回路8を経て電圧制御発振回路3に加えられ、電
圧制御発振回路出力周波数を位相同期が行なわれる様に
制御する。
圧制御発振回路出力周波数を位相同期が行なわれる様に
制御する。
自己制御機能を有する発振回路9は抵抗回路6,70間
に分岐接続されており、位相同期ループが同期引込状態
のときは、シ抵抗回路6と7の間からループ内部を見た
インピーダンスは、はぼ零になるので、自己制御機能を
有する発振回路9は発振を停止している。
に分岐接続されており、位相同期ループが同期引込状態
のときは、シ抵抗回路6と7の間からループ内部を見た
インピーダンスは、はぼ零になるので、自己制御機能を
有する発振回路9は発振を停止している。
しかし、位相同期ループが非同期の状態では、ループ内
部を見たインピーダンスは抵抗回路6,7の抵抗値シR
,R2 をそれぞれR1,R2とすると □と R,+R2 ある程度高インピーダンスになるため、自己制御機能を
有する発振回路9は発振を開始し、その結果、同期引込
周波数は拡大される。
部を見たインピーダンスは抵抗回路6,7の抵抗値シR
,R2 をそれぞれR1,R2とすると □と R,+R2 ある程度高インピーダンスになるため、自己制御機能を
有する発振回路9は発振を開始し、その結果、同期引込
周波数は拡大される。
しかし、N相。位相変調波に対する位相同期回路は、ク
ロック周波数をfc としたときにfc/n(nは正
の整数)だけ推移した周波数で同期引込が生ずるいわゆ
る擬似引込が生ずる。
ロック周波数をfc としたときにfc/n(nは正
の整数)だけ推移した周波数で同期引込が生ずるいわゆ
る擬似引込が生ずる。
この様子を第2図の特性図に示す。
第2図に於いて、横軸は入力周波数と電圧制御発振回路
3の発振周波数との差周波数を表わし、縦軸は電圧制御
発振回路の制御電圧10を表わす。
3の発振周波数との差周波数を表わし、縦軸は電圧制御
発振回路の制御電圧10を表わす。
A、B1〜B6 の斜線は同期引込が行なわれている状
態でAは正しい同期引込の状態、B1. B2・・・・
・・B8は擬似引込の状態を凹凸線は、非同期の状態を
表わす。
態でAは正しい同期引込の状態、B1. B2・・・・
・・B8は擬似引込の状態を凹凸線は、非同期の状態を
表わす。
図中aは自己制御機能を有する発振回路9がないときの
同期引込範囲を、範囲b1は得ようとする同期引込範囲
を表わす。
同期引込範囲を、範囲b1は得ようとする同期引込範囲
を表わす。
従来の回路では、同期引込範囲すを得るために自己制御
機能を有する発振回路9の出力を増大した場合、状態B
1又はB2の擬似同期引込に入ったとき、ループインピ
ーダンスが低下し、発振回路9の発振動作は停止し、そ
の′1.ま状態B1又はB2のままで同期引込が終了し
、位相同期回路が正しく動作しない場合が生ずる欠点が
あった。
機能を有する発振回路9の出力を増大した場合、状態B
1又はB2の擬似同期引込に入ったとき、ループインピ
ーダンスが低下し、発振回路9の発振動作は停止し、そ
の′1.ま状態B1又はB2のままで同期引込が終了し
、位相同期回路が正しく動作しない場合が生ずる欠点が
あった。
本発明は、このような擬似同期引込を避けられる位相同
期回路を提供することを目的としたもので、位相同期状
態を検出する回路と、その検出回路出力信号が非同期状
態にあるときに発振し、同期状態になったときに任意の
時間だけ発振が持続し、しかる後に発振が停止する機能
を有する発振回路とをループ内に分岐接続する位相同期
回路にある。
期回路を提供することを目的としたもので、位相同期状
態を検出する回路と、その検出回路出力信号が非同期状
態にあるときに発振し、同期状態になったときに任意の
時間だけ発振が持続し、しかる後に発振が停止する機能
を有する発振回路とをループ内に分岐接続する位相同期
回路にある。
これによってN相位相変調信号のN相位相復調回路に使
用する位相同期回路の同期引込周波数範囲の拡大でき非
常に有効な手段となる。
用する位相同期回路の同期引込周波数範囲の拡大でき非
常に有効な手段となる。
以下、図面によって本発明の詳細な説明する。
第3図は本発明の実施例のブロック図であって1〜8は
第1図と同じであり、11は位相同期状態を判定する手
段、12は任意の時間だけ発振が持続した後に停止する
機能を有する発振回路101及び102は発振回路、1
03は発振回路101の出力信号のみを通過させる帯域
ろ波回路、104は、帯域ろ波回路103の出力信号レ
ベルが閾値以下が以上かを判定する機能を有するレベル
検出回路、105はレベル検出回路104の出力信号と
計数回路106の出力信号により発振回路102の出力
信号を通過又は断にする機能を有する制御回路、106
はレベル検出回路104の出力信号により制御回路10
5の出力信号の繰返し数を計数し、その値が定められた
回数に達したときに制御回路105に対して信号を断に
する信号を送出する機能を有する計数回路である。
第1図と同じであり、11は位相同期状態を判定する手
段、12は任意の時間だけ発振が持続した後に停止する
機能を有する発振回路101及び102は発振回路、1
03は発振回路101の出力信号のみを通過させる帯域
ろ波回路、104は、帯域ろ波回路103の出力信号レ
ベルが閾値以下が以上かを判定する機能を有するレベル
検出回路、105はレベル検出回路104の出力信号と
計数回路106の出力信号により発振回路102の出力
信号を通過又は断にする機能を有する制御回路、106
はレベル検出回路104の出力信号により制御回路10
5の出力信号の繰返し数を計数し、その値が定められた
回数に達したときに制御回路105に対して信号を断に
する信号を送出する機能を有する計数回路である。
発振回路101の出力端子、帯域ろ波回路1030入力
端子、及制御回路の105の出力端子はいずれも、抵抗
回路6と7の接続点に分岐接続されている。
端子、及制御回路の105の出力端子はいずれも、抵抗
回路6と7の接続点に分岐接続されている。
帯域ろ波回路103の出力信号はレベル検出回路104
の入力端子に加えられ、レベル検出回路104の出力信
号は、制御回路105の第1の入力端子及計数回路10
6の第1の入力端子に加えられる。
の入力端子に加えられ、レベル検出回路104の出力信
号は、制御回路105の第1の入力端子及計数回路10
6の第1の入力端子に加えられる。
制御回路105の第2の入力端子には発振回路102の
出力信号が接続され、第3の入力端子には、計数回路1
06の出力信号が接続される。
出力信号が接続され、第3の入力端子には、計数回路1
06の出力信号が接続される。
制御回路105の出力信号は計数回路106の第2の入
力端子に接続されている。
力端子に接続されている。
以下動作を説明する。
発振回路101の出力信号は、位相同期ループに対して
は、全く影響を及ぼさない程度の非常に低い周波数、た
とえば、数+ル程度で、かつ、低レベルに選ぶ。
は、全く影響を及ぼさない程度の非常に低い周波数、た
とえば、数+ル程度で、かつ、低レベルに選ぶ。
前述の様に、位相同期ループが同期状態の場合には、位
相同期ループ内のインピーダンスが低いため、発振回路
101の出力レベルは、非常に低レベルとなり、レベル
検出回路104では閾値以下すなわち同期状態であるこ
とが検出される。
相同期ループ内のインピーダンスが低いため、発振回路
101の出力レベルは、非常に低レベルとなり、レベル
検出回路104では閾値以下すなわち同期状態であるこ
とが検出される。
位相同期ループが非同期状態の場合にはループ内インピ
ーダンスが高く々るため発振回路101の出力レベルは
増加し、レベル検出回路104では、非同期状態が検出
される。
ーダンスが高く々るため発振回路101の出力レベルは
増加し、レベル検出回路104では、非同期状態が検出
される。
このレベル検出回路104の出力信号は、制御回路10
5の第1の入力端子及計数回路106の第1の入力端子
に接続されている。
5の第1の入力端子及計数回路106の第1の入力端子
に接続されている。
位相同期回路が非同期状態にあるときには、制御回路1
05は発振回路102の出力信号を通過送出し、計数回
路106は計数回路の内容を零にリセットし、計数回路
の出力信号として定められた計数値に達していないこと
を示す信号を制御回路105の第3の入力端子に送出す
る。
05は発振回路102の出力信号を通過送出し、計数回
路106は計数回路の内容を零にリセットし、計数回路
の出力信号として定められた計数値に達していないこと
を示す信号を制御回路105の第3の入力端子に送出す
る。
この状態では、発振回路102の出力信号は、位相同期
ループに相加されるので、その出力電圧によって電圧制
御発振回路3の出力周波数は変化し、同期引込みのため
の掃引が行なわれる。
ループに相加されるので、その出力電圧によって電圧制
御発振回路3の出力周波数は変化し、同期引込みのため
の掃引が行なわれる。
この状態に於いて、もし、位相同期ループの同期が確立
されると(この場合、正しい同期引込でも、擬似の同期
引込でも良い)レベル検出回路104では、同期状態が
検出され、同期状態にあることを示す信号を出力から送
出する。
されると(この場合、正しい同期引込でも、擬似の同期
引込でも良い)レベル検出回路104では、同期状態が
検出され、同期状態にあることを示す信号を出力から送
出する。
匍制御回路105はこの出力信号に対しては動作させな
い。
い。
他方計数回路106は、この出力信号により計数動作を
開始させ、制御回路105の出力信号のくりかえし数を
計数させる。
開始させ、制御回路105の出力信号のくりかえし数を
計数させる。
計数値が定められた値に達したときに、計数回路105
は計数達成状態を示す信号を制御回路105の第3の入
力端子に送出し、制御回路105は発振回路102の出
力信号を断にする様に動作させる。
は計数達成状態を示す信号を制御回路105の第3の入
力端子に送出し、制御回路105は発振回路102の出
力信号を断にする様に動作させる。
この場合の各点の波形図を第4図に示す。
第4図の201〜207は、第3図の信号201〜20
7に対応している。
7に対応している。
この場合の引込動作例を第5図の特性図に示す。
図中の矢印は、時間的な状態変化を表しており横軸は入
力周波数と電圧制御発振回路3の発振周波数との差周波
数を表わし、縦軸は電圧制御発振回路3の入力信号10
を表わす。
力周波数と電圧制御発振回路3の発振周波数との差周波
数を表わし、縦軸は電圧制御発振回路3の入力信号10
を表わす。
通常、正常な引込状態を表わす状態Aは、擬似引込状態
のB1.B2 ・・・・・・B6 より充分周波数範
囲が広い。
のB1.B2 ・・・・・・B6 より充分周波数範
囲が広い。
今、同期引込を開始する時点での状態を01 で表わし
、掃引回路が周波数差ΔFをΔF→0になる様に作動は
じめたとすると、状態C1は同図の左方に移動し、C2
点で擬似同期状態B2 となる。
、掃引回路が周波数差ΔFをΔF→0になる様に作動は
じめたとすると、状態C1は同図の左方に移動し、C2
点で擬似同期状態B2 となる。
従来の同期回路は、この状態で同期引込が終了し、C2
からD点に移動しD点でそのまま停止し擬似的に固定さ
れていた。
からD点に移動しD点でそのまま停止し擬似的に固定さ
れていた。
(第4図の201)本発明の回路ではこの状態でたたち
に掃引(発振)を停止させず、そのままC2→C3点へ
と掃引を持続する。
に掃引(発振)を停止させず、そのままC2→C3点へ
と掃引を持続する。
(第4図の205のように時間T。で停止させず、時間
T2 まで動作させる)ここで掃引の幅(すなわち20
5の振幅)を擬似引込状態P2 をはずれるだけ人きく
選んでおくことにより、C3点から正常な引込状態の0
4点に移行し、さらに掃引の最大点C5へ向って移行し
た後に他の最大点C6へ向って移動するように振動させ
る。
T2 まで動作させる)ここで掃引の幅(すなわち20
5の振幅)を擬似引込状態P2 をはずれるだけ人きく
選んでおくことにより、C3点から正常な引込状態の0
4点に移行し、さらに掃引の最大点C5へ向って移行し
た後に他の最大点C6へ向って移動するように振動させ
る。
この様にして計数回路106で定められた回数(すなわ
ち時間T2−T1)だけC5〜C6内を移動した後C7
点で掃引は終了する。
ち時間T2−T1)だけC5〜C6内を移動した後C7
点で掃引は終了する。
すなわち、所定の時間T2発振が持続し、しかる後に停
止する発振回路120作用により、同期引込が成立した
ときと判定された後もなお数サイクル掃引を持続させて
おくことによって、たとえ、最初に擬似同期引込になっ
ても、最終的には正常の同期引込状態にすることができ
るのである。
止する発振回路120作用により、同期引込が成立した
ときと判定された後もなお数サイクル掃引を持続させて
おくことによって、たとえ、最初に擬似同期引込になっ
ても、最終的には正常の同期引込状態にすることができ
るのである。
なお、抵抗回路6,7の結合部の波形は、第4図207
に示すように、同期外れのときは掃引信号205と低レ
ベル発振信号201が重量した波形となり、同期のとき
はループ内インピーダンスが低下するので低レベルの掃
引信号205が一定時間接続される。
に示すように、同期外れのときは掃引信号205と低レ
ベル発振信号201が重量した波形となり、同期のとき
はループ内インピーダンスが低下するので低レベルの掃
引信号205が一定時間接続される。
第6図のブロック図はいわゆる再変調方式位相同期回路
に本発明を応用した実施例、第7図のブロック図は、い
わゆる基底周波数帯信号処理方式位相同期回路に本発明
を応用した実施例である。
に本発明を応用した実施例、第7図のブロック図は、い
わゆる基底周波数帯信号処理方式位相同期回路に本発明
を応用した実施例である。
この図に於いて、20は位相復調回路の出力信号を入力
として位相同期用信号を発生させる信号処理回路であり
、この具体例は特公昭46−2695などに示されてい
る。
として位相同期用信号を発生させる信号処理回路であり
、この具体例は特公昭46−2695などに示されてい
る。
第8図は、本発明の発振回路12の他の実施例であり、
301は1/m分周回路である。
301は1/m分周回路である。
すなわち、発振回路101の出力を発振回路12の端子
403に供給し、これを1/m分周して発振信号204
とする。
403に供給し、これを1/m分周して発振信号204
とする。
、したがって、この場合は発振回路の数が少くてすむ。
第9図は位相同期回路が非同期状態のときに発振し、同
期状態になったとき所定の時間たけ発振が持続する本発
明の発振回路の別の実施例である。
期状態になったとき所定の時間たけ発振が持続する本発
明の発振回路の別の実施例である。
図に於いて、501はup/dawn 計数回路、5
02はD/A 変換回路である。
02はD/A 変換回路である。
この回路の動作は、まず、端子401から制御回路28
に、同期から非同期に変る制御信号203が与えられる
と、UP(またはDOWN)となっているUP/DOW
Nカウンタ501が入力端子403から供給される発振
信号201の計数を開始する。
に、同期から非同期に変る制御信号203が与えられる
と、UP(またはDOWN)となっているUP/DOW
Nカウンタ501が入力端子403から供給される発振
信号201の計数を開始する。
このカウンタ501の出力は所定計数値になると計数方
向を、DOWN(またはOP)に反転して計数を継続す
る。
向を、DOWN(またはOP)に反転して計数を継続す
る。
このUP/DOWNをくり返しは、D /′A変換器5
02により三角波状のアナログ電圧に変換され端子40
2から出力される1、また制御回路16は、制御信号2
03が非同期から同期になったときからUP、(または
DOWN)の信号を所定数計数してカウンタ501の計
数を停止する。
02により三角波状のアナログ電圧に変換され端子40
2から出力される1、また制御回路16は、制御信号2
03が非同期から同期になったときからUP、(または
DOWN)の信号を所定数計数してカウンタ501の計
数を停止する。
本発明は、当然、電圧制御発振回路、位相検波回路、低
域ろ波回路より構成される一般の位相同期回路に対して
も応用できる。
域ろ波回路より構成される一般の位相同期回路に対して
も応用できる。
又、抵抗回路6及7はそれぞれ位相検波回路5の出力イ
ンピーダンスと低域ろ波回路8の入力インピーダンス代
用し省略することも可能である。
ンピーダンスと低域ろ波回路8の入力インピーダンス代
用し省略することも可能である。
従って、本発明を使用すれば、一般の位相同期回路の同
期引込周波数を拡大することができることはもちろん、
N相位相復調用位相同期回路の様に擬似引込を生じる位
相同期回路に対しても、安定に正常な同期引込を生じさ
せることが可能になる。
期引込周波数を拡大することができることはもちろん、
N相位相復調用位相同期回路の様に擬似引込を生じる位
相同期回路に対しても、安定に正常な同期引込を生じさ
せることが可能になる。
第1図は従来の位相同期回路のブロック図、第2図は従
来の動作特性図、第3図は本発明の実施例のブロック図
、第4図は本発明の動作説明した波形図、第5図は本発
明の動作特性図、第6図及び第7図は本発明の第二及び
第三の実施例のブロック図、第8図及び第9図は本発明
の発振回路12の他の実施例のブロック図である。 図において、1・・・信号入力端子、2・・・N相位相
復調回路、3・・・電圧制御発振回路、4・・・N相位
相変調回路、5・・・位相検波回路、6,7・・・抵抗
回路、8・・・低域ろ波回路、9・・・自己制御機能を
有する発振回路、10・・・電圧制御回路の入力電圧、
11・・・位相同期の検出手段、12・・・非同期状態
のときに発振し、同期状態のとき所定の時間だけ発振が
持続する発振回路、20・・・信号処理回路、101,
102・・・発振回路、103・・・帯域ろ波回路、1
04・・・レベル検出回路、16,105・・・制御回
路、106・・・計数回路、201・・・発振回路10
1の出力信号、202・・・帯域ろ波回路103の出力
信号、203・・・レベル検出回路104の出力信号、
204・・・発振回路102の出力信号、205−・・
制御回路105の出力信号、206・・・計数回路10
6の出力信号、301・・・1/m分周回路、401,
403・・・入力端子、402 ・・・出力端子、50
1 =−uplD OWN計数回路、502・・・D/
A変換回路である。
来の動作特性図、第3図は本発明の実施例のブロック図
、第4図は本発明の動作説明した波形図、第5図は本発
明の動作特性図、第6図及び第7図は本発明の第二及び
第三の実施例のブロック図、第8図及び第9図は本発明
の発振回路12の他の実施例のブロック図である。 図において、1・・・信号入力端子、2・・・N相位相
復調回路、3・・・電圧制御発振回路、4・・・N相位
相変調回路、5・・・位相検波回路、6,7・・・抵抗
回路、8・・・低域ろ波回路、9・・・自己制御機能を
有する発振回路、10・・・電圧制御回路の入力電圧、
11・・・位相同期の検出手段、12・・・非同期状態
のときに発振し、同期状態のとき所定の時間だけ発振が
持続する発振回路、20・・・信号処理回路、101,
102・・・発振回路、103・・・帯域ろ波回路、1
04・・・レベル検出回路、16,105・・・制御回
路、106・・・計数回路、201・・・発振回路10
1の出力信号、202・・・帯域ろ波回路103の出力
信号、203・・・レベル検出回路104の出力信号、
204・・・発振回路102の出力信号、205−・・
制御回路105の出力信号、206・・・計数回路10
6の出力信号、301・・・1/m分周回路、401,
403・・・入力端子、402 ・・・出力端子、50
1 =−uplD OWN計数回路、502・・・D/
A変換回路である。
Claims (1)
- 【特許請求の範囲】 1 所定の制御電圧に応じて可変周波数の出力信号を発
生する電圧制御発振回路この電圧制御発振器の出力信号
と入力信号との位相差に相当する電圧をつくり前記電圧
制御発振器の制御電圧として供給する位相比較器とを含
む多相位相同期回路の位相同期ループと、この位相同期
ループに接続されこの位相同期ループの同期あるいは非
同期を検出する位相同期検出手段と、この位相同期検出
手段の検出信号が前記位相同期ループの非同期を検出し
た時点から、その検出信号が同期を検出した後擬似引込
状態を脱するに必要な時間経過した時点までの発振継続
期間に擬似引込の保持範囲より大きく正常の引込保持範
囲よりも小さい振幅変動電圧を周波数掃引電圧として形
成する低周波発振手段と、この低周波掃引電圧を前記電
圧制御発振器に前記制御電圧とともに供給する手段とを
有する位相同期回路。 2 前記位相同期検出手段が、前記位相同期ループに接
続されこのループの同期あるいは非同期に応じて所定周
波数の発振を開始あるいは停止する発振器と、この発振
器の発振出力の有無を検出する発振検出手段とを有する
特許請求の範囲第1項記載の位相同期回路。 3 前記低周波発振手段が、前記発振検出手段の発振出
力を検出してから前記発振継続期間の間所定計数信号を
出力する計数制御手段と、この計数制御手段の出力の計
数信号を受けこれを周期的に可逆計数する可逆カウンタ
と、この可逆カウンタの出力をその計数出力に従って、
D/A変換し前記低周波掃引電圧とするD/A変換器と
を有する特許請求の範囲第2項記載の位相同期回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51136044A JPS5821862B2 (ja) | 1976-11-11 | 1976-11-11 | 位相同期回路 |
| US05/850,518 US4121166A (en) | 1976-11-11 | 1977-11-11 | Phase synchronizing circuit for demodulation of multi-phase PSK signals |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51136044A JPS5821862B2 (ja) | 1976-11-11 | 1976-11-11 | 位相同期回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5360549A JPS5360549A (en) | 1978-05-31 |
| JPS5821862B2 true JPS5821862B2 (ja) | 1983-05-04 |
Family
ID=15165855
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51136044A Expired JPS5821862B2 (ja) | 1976-11-11 | 1976-11-11 | 位相同期回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4121166A (ja) |
| JP (1) | JPS5821862B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58119235A (ja) * | 1982-01-07 | 1983-07-15 | Nec Corp | 位相制御発振器 |
| JPS58221548A (ja) * | 1982-06-18 | 1983-12-23 | Fujitsu Ltd | 位相同期回路 |
| US4672632A (en) * | 1984-02-03 | 1987-06-09 | Motorola, Inc. | Optimized communications system and method employing channel synthesis and phase lock detection |
| WO1989012930A1 (en) * | 1988-06-15 | 1989-12-28 | Matsushita Electric Industrial Co., Ltd. | Phase synchronous oscillator |
| JP2586169B2 (ja) * | 1990-03-06 | 1997-02-26 | 日本電気株式会社 | 復調システム |
| JP2932861B2 (ja) * | 1992-10-13 | 1999-08-09 | 日本電気株式会社 | 位相同期検出回路 |
| EP2636198A1 (en) | 2010-11-03 | 2013-09-11 | Yair Linn | Phase detector |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3600700A (en) * | 1968-06-12 | 1971-08-17 | Nippon Electric Co | Circuit for phase locking an oscillator to a signal modulated in n-phases |
| US4039961A (en) * | 1974-09-12 | 1977-08-02 | Nippon Telegraph And Telephone Public Corporation | Demodulator for combined digital amplitude and phase keyed modulation signals |
| US4000476A (en) * | 1974-12-19 | 1976-12-28 | Digital Communications Corporation | Phase locked loop with circuit for preventing sidelock |
| US3958186A (en) * | 1975-03-10 | 1976-05-18 | Motorola, Inc. | Wideband phase locked loop transmitter system |
| JPS51135453A (en) * | 1975-05-20 | 1976-11-24 | Toshiba Corp | Phase synchronizing loop supervisory control system |
-
1976
- 1976-11-11 JP JP51136044A patent/JPS5821862B2/ja not_active Expired
-
1977
- 1977-11-11 US US05/850,518 patent/US4121166A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5360549A (en) | 1978-05-31 |
| US4121166A (en) | 1978-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5534822A (en) | Parallel phase-locked loop oscillator circuits with average frequency calculation of input stage loop | |
| KR19980042889A (ko) | 동기 입력신호 주파수와 수평 스캔주파수를 동기시키는데사용되는 위상동기루프를 갖는 비디오 디스플레이 장치 | |
| US4297650A (en) | Phase locked loop carrier recovery circuit with false lock prevention | |
| US4121166A (en) | Phase synchronizing circuit for demodulation of multi-phase PSK signals | |
| JPH0588023B2 (ja) | ||
| JPS5953732B2 (ja) | 同期はずれ検出回路 | |
| JP3369982B2 (ja) | クロック位相同期回路 | |
| JP2970843B2 (ja) | Pll回路 | |
| JPH05268078A (ja) | 周波数監視機能を有するpllキャリブレーション回路 | |
| JP3434703B2 (ja) | 位相同期回路 | |
| JPH11274922A (ja) | 位相同期回路 | |
| JPS59202736A (ja) | 位相同期回路 | |
| JP2776334B2 (ja) | 位相同期回路 | |
| JP2972294B2 (ja) | 位相同期回路 | |
| JPH0697821A (ja) | 周波数掃引レート適応型フェイズロックループ | |
| JPS60189326A (ja) | 位相同期回路 | |
| JPH022217A (ja) | 位相同期検出回路 | |
| JPS585614B2 (ja) | 位相同期発振器 | |
| JP2534657B2 (ja) | 位相同期発振器 | |
| JPH0575590A (ja) | 同期クロツク生成回路 | |
| JPH05167440A (ja) | 同期外れ検出回路 | |
| JPH08181607A (ja) | Pll回路におけるロックインタイム制御方式 | |
| JPH1155115A (ja) | 外部同期クロック発生装置 | |
| JPS5846103B2 (ja) | 同期信号発生装置 | |
| JPS6053485B2 (ja) | Aft引込み範囲拡大装置 |