JPS5953732B2 - 同期はずれ検出回路 - Google Patents

同期はずれ検出回路

Info

Publication number
JPS5953732B2
JPS5953732B2 JP54148865A JP14886579A JPS5953732B2 JP S5953732 B2 JPS5953732 B2 JP S5953732B2 JP 54148865 A JP54148865 A JP 54148865A JP 14886579 A JP14886579 A JP 14886579A JP S5953732 B2 JPS5953732 B2 JP S5953732B2
Authority
JP
Japan
Prior art keywords
voltage
low
output
frequency
controlled oscillator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54148865A
Other languages
English (en)
Other versions
JPS5672541A (en
Inventor
眞一 川田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP54148865A priority Critical patent/JPS5953732B2/ja
Publication of JPS5672541A publication Critical patent/JPS5672541A/ja
Publication of JPS5953732B2 publication Critical patent/JPS5953732B2/ja
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/095Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

【発明の詳細な説明】 本発明は位相同期回路における同期はずれを検出する回
路に関する。
位相同期回路(以下、P、 L、 Lと略す。
)の同期はずれを検出する回路は種々の方式が知られて
いる。
その1つとして電圧制御発振器(以下、V、 C,Oと
略す。
)の制御電圧を監視する回路が知られている。
第1図にその1例を示す。第1図において、1は位相比
較器であり、2は直流成分を取り出す低域P波器、3は
V、 C,Oであり、その出力周波数f。
は2の低域P波器出力の直流により制御される。
4はN分周器であり、V、 C,Oの出力周波数f。
を1/Nに分周し、その出力は1のイ立相比較器で基準
周波数f refと位相比較される。
5及び6はそれぞれ電圧比較器であり、7はANDゲー
トである。
第2図はv、C0Oの制御電圧−発振周波数特性であり
、第3図は1の位相比軟器の位相差−電圧特性である。
電圧比較器5はV、 C,Oの制御電圧が予め定められ
る■2以下の場合には、その出力はHigh電圧に、■
2以上の場合にはLow電圧になる。
又、電圧比較器6はv、0.0制御電圧が予め定められ
るV1以上の場合にはその出力はHigh電圧に、■1
以下の場合にはLow電圧になる。
今、V、C0Oの発振周波数f。がfl<f。<f2で
ある場合電圧比較器5、及び6の出力はそれぞれHig
h電圧で゛あり、7のANDゲートの出力はHigh電
圧となる。
又、foがf2<f。< f max、又はfman
< fo≦f1の場合にはそれぞれ、電圧比較器5、又
は6の一方の出力がLow電圧になり7のANDゲート
の出力はLow電圧となりv、C0Oの周波数制御範囲
の限界に近づいており、これを同期はずれと検出し、警
報を表示する。
max ところで、基準周波数f refがf refンNであ
るとする。
この場合、V、C0Oの発振周波数f。はf。〉f m
axにならねばならないが、制御範囲外であるf。
為同期できない。
この為、f rer> Nであり、1の位相比較器の出
力はf。
を高める方向に、第3図の特性の場合、位相差が増加す
る方向に変化する。
しかし、位相差がπになってもf re、> fB a
xである為N にさらに位相差を増加させる。
しかし、位相差がπ以上になると、1の位相比較器の出
力はVCからいったんOVとなり、再び電圧は上昇カー
ブを描く。
この様子を第4図に示しである。ここで、所要の位相差
は過渡的周波数の積分したものである。
最初V、 C,O制御電圧が上昇して、時間T8で■2
に達すると5の電圧比較器の出力はLow電圧になり、
7のANDゲートから同期はずれの警報が出される。
さらにV、 C,O制御電圧は上昇を続け、時間Tbで
■。
に達した後0■になる。これに伴ない、5の電圧比較器
の出力はLowからHigh電圧になり、電圧比較器6
の出力はHighがらLow電圧となり、7のANDゲ
ートからの警報は維持される。
V、 C,O制御電圧がOVから上昇し、時間Tcで■
1に達すると、5及び6の電圧比較器の出力はHigh
電圧となり、7のANDゲートの出力は同期はずれの状
態にも関わらず警報を解除してしある場合、警報が断続
することになる。
今、f ref全く同様になる。
これに対する方法として、従来5及び6の電圧比較器の
出力、又は7のANDゲートの出力に時定数回路を設け
、一旦警報が送出されると、警報を解除するのに時間遅
れを持たせることがイ〒なわれている。
しかし、特に基準周波はんの少し低い場合、警報の断続
の周期T。
はかなり長く、時定数回路を実現するのが難かしかった
又、■、C0O制御電圧が第4図の如く鋸歯状に変動す
る為、V、0.0の発振周波数も同様に変動するという
問題点があった。
従って、本発明は従来の技術の上記欠点を改善するもの
で゛、その目的は、同期はずれの期間中、連続的に警報
を送出し、かつ、警報期間中もv、0.0の発振周波数
f。
を制御周波数範囲の上限(基準周波数f refが高い
場合)又は下限(基準周波数f refが低い場合)に
固定するごとき同期はずれ検出回路を提供することにあ
り、その特徴は、V、 C,O制御電圧が上限(又は下
限)に達すると、低域P波器と■、0.0間を切り離し
、■、0.0制御電圧を上限(又は下限に)固定し警報
を送出し、さらに低域ろ波器の出力を監視し、P、 L
、 Lが同期状態にあることを確認したら警報を解除し
、低域2戸波器とV、 C,Oの間の接続を回復するご
とき同期はずれ検出回路にある。
以下図面により実施例を説明する。
第5図は本発明の実施例のブロック図であり1、図中、
第1図のブロック図と同一番号のものは同機能を表示し
ており、8は5及び6の電圧比較器より情報を得て、同
期はずれ検出する検出器であり、9及び10はそれぞれ
8の検出器の情報によす■、0.0制御電圧を2の低域
ろ波器より切り離すスイッチであり、11は電池であり
、その電圧は■、0.0制御電圧の上限■。
に設定されている。
この回路の動作を説明する。
る。
この時低域瀘波器2の出力波形は第4図と同様になる。
つまり時間T8で5の電圧比較器の出力はHighから
Low電圧となり、さらに時間Tbで5の電圧比較器は
LowからHigh電圧へ、6の電圧比較器はHigh
からLow電圧へ変化する。
8の検出器ではこの変化を検出し、10のスイッチを切
り換えてV、 C,Oを低域ろ波器2より切り離し、1
1の電池に接続し、■、0.0制御電圧をその上限に固
定し、7のANDゲートから警報が送出される。
この時、V、 C,Qの発振周波数はf max態でも
低域ろ波器2の出力は第4図の様な上昇カーブを描き、
警報は保持される。
次ぎに警報の解除動作に付いて説明する。
警報の解除はP、 L、 Lが同期状態に復帰した時打
なわれるのであるからこの時基準周波数f refは必
ずf■、C0Oの発振周波数はf maxに固定されて
いるので、低域ろ波器2の出力電圧は下降カーブを描き
、0■になるといったんVCになり、さらに下降カーブ
を描く。
この時6電圧比較器の出力は低域P波器2の出力電圧が
■1を横切る時にHighがらLow電圧となり、電圧
がOVから■。
になる時LowからHigh電圧になる。
又、この時5の電圧比較器の出力はHighからLow
電圧となる。
この変化を8の検出器で検出し10のスイッチを切り換
え、V、 C,Oと低域沖波器2を接続し、7のAND
ゲートの出力の警報を解除する。
波器2の出力電圧は下降カーブを描き0■からVCに変
化した時に8の検出器が働き9のスイッチを切り換えて
V、 C,Oと低域ろ波器2を切り離し、V、 C,O
制御電圧をOvに固定し、警報を7のAND行なわれ、
この時は低域P波器2の出力電圧は上昇カーブを描き、
■oから0■に変化する時この変化は5及び6の電圧比
較器の変化を引き起こしこの変化を8の検出器が検出し
て警報の解除動作を行なう。
第6図に8の検出器の具体的回路例を示す。
第6図に於いてIN 1 、及びIN2はそれぞれ第5
図の5及び6の電圧比較器に接続される。
又0UT1、及び0UT2はそれぞれ第5図の10、及
び9のスイッチの制御端子に接続される。
12及び15はダイオード、13及び16は抵抗、14
及び17はコンデンサであり、こI%らはそれぞれIN
I及びIN2の人力がLowからHigh電圧の変化を
遅らせる積分回路を構成している。
18及び19はインバータでありそれぞれINI及びI
N2の入力を反転している。
20及び21はJKフリップ・フロップ(以下、JK−
F−Fと略す。
)であり、クロックは正エツジである。
22はANDゲート、23〜25は抵抗、26〜28は
コンテ゛ンサであり、これらの抵抗とコンテ゛ンサでそ
れぞれ22のANDゲートの出力、20のJK、−F−
Fの反転出力(回)、及び21のJK−F−Fの反転出
力の積分回路を構成している。
第7図は第6図の検出回路の動作を説明する各波形を表
わしたもので゛、第7図のB−Hl及びIN1. IN
2.0UT1.0UT2は第6図の同一の文字部分の波
形を表わしておりAは第5図の2の低域P波器の出力波
形である。
第6図の回路の動作を説明する。
つたとする。
この時低域P波器の出力は第7図のAの如く、上昇カー
ブを描き、電圧比較器5の出力はHigh−+Low−
+Highに変化しく第7図、INI参照)、続いて電
圧比較器6の出力がHigh−+Low→Highに変
化する(第7図IN2参照)。
これらの変化は12及び15のダイオード、13及び1
6の抵抗、14及び17のコンデンサで構成される積分
、及び18.19のインバータを通り第7図のB−Eの
如き波形変化となる。
この変化により20のJK−F−F出力は時間T1で土
OWからHigh電圧になり (Fの波形)、0UTl
はHighからLow電圧になり、10のスイッチを切
り換え、V、 C,Oと低域戸波器2を分離し、V、
C,O制御電圧をその上限■。
に固定する。そして20のJK−F−Fの出力は基準周
波数f I−efがfr8f〉となるとする。
この時■、0.0制御電圧はその上限■。
に固定され、その発振周波数はその上限fm8Xである
ので、低域ろ波器2の出力電圧は第7図Aの如く下降カ
ーブを描く。
これにより、6の電圧比較器の出力が、続いて5の電圧
比較器の出力がHigh−+Low−*Highに変化
する(第7図、INI及びIN2参照)。
この変化はB−Eの箇所に第7図の波形の如き変化を与
え、この変化により、時間T3で21のJK−F−Fの
出力をLowからHigh電圧にする(第7図Gの波形
)。
この時20のJK−F−Fの出力もHigh電圧である
為22のANDゲートの出力もHigh電圧になり、2
3の抵抗、27のコンデンサで構形された積分回路の波
形は第7図Hの如く、時間遅れを持ってHigh電圧と
なり、20及び21のJK−F−FをリセツI・する。
これにより0UT1の波形はLowからHigh電圧と
なり、10のスイッチを切り換えてV、 C,Oと低減
ろ波器2を接続し同期状態に入る。
又、この時0UT2は25の抵抗と26のコンデンサで
構成された積分回路の為HighからLow電圧に変化
はしない。
次に今度は、時間Tfで、基準周波数f refがf
I−6合2の低域ろ波器の出力電圧は下降カーブを描き
、6の電圧比較器5の電圧比較器の順番に出力かHig
h−+Low−+Highに変化しく第7図のINI及
びIN2参照)、この変化により21のJK−F・Fの
出力はLowからHigh電圧になり、0UT2はHi
ghからLow電圧に変化し、9のスイッチを切り換え
てV、C,Oを低域P波器2から分離し、V、 C,O
制御電圧をその下限である0■に固定する。
はOvに固定され発振周波数はその下限f m1nであ
るので、2の低域ろ波器の出力電圧は上昇カーブを描き
、20のJK−F−Fの出力はHigh電圧となり、2
2のANDゲ゛−ト出力もHigh電圧となる。
この変化は23の抵抗、27のコンデンサで構成される
積分回路を通り、20及び21のJK−F−Fをリセッ
トし、0UT2はLowからHighとなり、9のスイ
ッチは切り換ってV、 C,Oと低域ろ波器2とを接続
し、同期状態に入る。
以上の実施例において、同期はずれの場合、V、 C,
O制御電圧をスイン10で■。
、又はスイッチ9で0■に固定したが必ずしもその必要
はない。
例えばV。の代わりにv2、Ovの代わりに■1に設定
することも可能である。
但し、この場合はステリシスを持つ検出回路となる。
このヒステリシスを持つ検出回路の場合、もし基準周波
数f ref制御電圧はスイッチ10で■2に固定され
る。
この時のV、0.0の発振周一波数はf2である。
この状態圧はv2に固定されているが、P、 L、 L
としてはV、 C,Oの発振周波数を高めようと動作し
、低域ろ波器2の出力電圧は上昇カーブを描き警報を保
低域P波器の出力電圧は下降カーブを描き同期状態に復
帰し警報は解除される。
本発明は、P、 L、 Lの同期はずれを確実に検出し
、同期はずれの状態で、制御範囲の上限(上にズしてい
る場合)、又は下限(下にズしている場合)の周波数で
安定に発振する機能を有しているのでP、 L、Lの同
期警報回路一般に広く利用できる。
【図面の簡単な説明】
第1図は従来の位相同期回路のブロック図、第2図はV
、C00制御電圧−発振周波数特性を示す図、第3図は
位相比較器の位相差−電圧特性を示す図、第4図は同期
はずれの場合の低域2戸波器の出力電圧の特性を示す図
、第5図は本発明の実施例による位相同期回路のブロッ
ク図、第6図は第5図における検出器8の具体的回路例
、第7図は本発明め実施例の説明図である。 1・・・・・・位相比較器、2・・・・・・低域P波器
、3・・・・・・電圧制御発振器、4・・・・・・N分
周器、5,6・・・・・・電圧比較器、7・・・・・・
ANDゲート、8・・・・・・検出器、9.10・・・
・・・スイッチ、11・・・・・・電池、12,15・
・・・・・ダイオード、13,16・・・・・・抵抗、
14゜17・・・・・・コンテ゛ンサ、18,19・・
・・・・インバータ、20.21・・・・・・JKフリ
ップ・フロップ、22・・・・・・ANDゲート、23
〜25・・・・・・抵抗、26.28・・・・・・コン
デンサ。

Claims (1)

    【特許請求の範囲】
  1. 1 電圧制御発振器と、その出力信号又は分周信号と基
    準周波数の信号との位相差を検出する位相比較器と、該
    位相比較器の出力の誤差信号から直流電圧を抽出しこれ
    を前記電圧制御発振器に印加する低域沢渡器とを有する
    位相同期回路において、前記低域沢渡器と電圧制御発振
    器との間に挿入されるスイッチと、低域ろ波器の出力の
    直流電圧の変化及び該直流電圧が電圧制御発振器の制御
    電圧の範囲内にあるか否かを検出す検出手段とをもうけ
    、低域戸波器の出力の直流電圧が電圧制御発振器の制御
    電圧の範囲外のとき同期はずれとして前記スイッチによ
    り低域P波器と電圧制御発振器とを切離すとともに電圧
    制御発振器に制御電圧の上限又は下限の電圧を与え、ま
    た前記検出手段により検出される低域P波器の出力の直
    流電圧の変化から同期状態が確認されると前記スイッチ
    により低域側波器と電圧制御発振器との接続を回復する
    ことを特徴とする同期外れ検出回路。
JP54148865A 1979-11-19 1979-11-19 同期はずれ検出回路 Expired JPS5953732B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP54148865A JPS5953732B2 (ja) 1979-11-19 1979-11-19 同期はずれ検出回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP54148865A JPS5953732B2 (ja) 1979-11-19 1979-11-19 同期はずれ検出回路

Publications (2)

Publication Number Publication Date
JPS5672541A JPS5672541A (en) 1981-06-16
JPS5953732B2 true JPS5953732B2 (ja) 1984-12-26

Family

ID=15462459

Family Applications (1)

Application Number Title Priority Date Filing Date
JP54148865A Expired JPS5953732B2 (ja) 1979-11-19 1979-11-19 同期はずれ検出回路

Country Status (1)

Country Link
JP (1) JPS5953732B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS594332A (ja) * 1982-06-30 1984-01-11 Nec Home Electronics Ltd ビツトクロツク発生回路
JPS5933934A (ja) * 1982-08-18 1984-02-24 Nec Corp 周波数シンセサイザ
GB2143385A (en) * 1983-07-13 1985-02-06 Plessey Co Plc Phase lock loop circuit
JPS62126731A (ja) * 1985-11-27 1987-06-09 Nec Corp クロツク再生回路
JPH063901B2 (ja) * 1985-12-11 1994-01-12 日本電気株式会社 クロツク再生回路
JPS6327122A (ja) * 1986-07-21 1988-02-04 Yokogawa Electric Corp 位相同期ル−プ回路
US5049838A (en) * 1989-09-19 1991-09-17 The Boeing Company Minimum intrusion search oscillator for use in feedback loops
JPH03117028A (ja) * 1989-09-29 1991-05-17 Nec Corp 位相同期発振器

Also Published As

Publication number Publication date
JPS5672541A (en) 1981-06-16

Similar Documents

Publication Publication Date Title
US4987373A (en) Monolithic phase-locked loop
US4484152A (en) Phase-locked loop having improved locking capabilities
JPS5953732B2 (ja) 同期はずれ検出回路
EP0376847A2 (en) PLL synthesizer
US4849704A (en) Duty cycle independent phase detector
US5170135A (en) Phase and frequency-locked loop circuit having expanded pull-in range and reduced lock-in time
JPS5810018B2 (ja) デイジタル位相比較器
US6259754B1 (en) Phase frequency detection circuit and method for liquid crystal display
JPS5821862B2 (ja) 位相同期回路
JP2811994B2 (ja) 位相同期回路
JPS592209B2 (ja) Pll発振回路
JPS60247330A (ja) アンロツク検出回路
JP3712141B2 (ja) 位相同期ループ装置
JP2972294B2 (ja) 位相同期回路
JPS5927130B2 (ja) 位相同期回路
JPS59196627A (ja) 位相ロツクドル−プ
JPS5915235B2 (ja) 位相同期装置
JPH0575590A (ja) 同期クロツク生成回路
JPH0363249B2 (ja)
JPH0641392Y2 (ja) 位相比較器
KR940006093Y1 (ko) 디지탈 위상 동기 회로
CN101917190B (zh) 锁相环(pll)电路及其相位同步方法与动作分析方法
JPH05102848A (ja) Pll回路装置
JPH022217A (ja) 位相同期検出回路
JPH0443716A (ja) 周波数逓倍回路