JPH0145241B2 - - Google Patents
Info
- Publication number
- JPH0145241B2 JPH0145241B2 JP56121106A JP12110681A JPH0145241B2 JP H0145241 B2 JPH0145241 B2 JP H0145241B2 JP 56121106 A JP56121106 A JP 56121106A JP 12110681 A JP12110681 A JP 12110681A JP H0145241 B2 JPH0145241 B2 JP H0145241B2
- Authority
- JP
- Japan
- Prior art keywords
- constant current
- current source
- fet
- transistor
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】
本発明は、直流出力オフセツト電圧を除去した
カスコード増幅回路の直流安定性を向上した負帰
環増幅回路に関する。
カスコード増幅回路の直流安定性を向上した負帰
環増幅回路に関する。
従来のカスコード増幅回路の出力端子に現われ
る高い直流オフセツト電圧を除去し、次段との直
結接続を容易にした増幅回路がある。第１図は、
かかる直流出力オフセツト電圧を除去したカスコ
ード増幅回路の従来例を示す回路図である。図に
おいて、１は入力端子、３はFET、５，８は定
電流源、６はトランジスタ、７は電源、９は出力
端子、２，４，１０は抵抗である。図の如き構成
により、直流動作においては、定電流源８の直流
値I8を定電流源５の電流値I5からFET３のドレイ
ン電流I3を減じた値（I8＝I5−I3）となるように
選定すると、出力端子９の直流電位をゼロＶにす
ることができる。また、交流動作においては、
FET３とトランジスタ６がカスコード接続され
FET３のドレイン電圧が電源７の電圧によつて
定まるカスコード増幅回路となつている。したが
つて、第１図の回路は、カスコード増幅回路とし
て優れた広帯域低雑音特性を有するが、なお、素
子のばらつきや周囲温度の変化等によつてFET
３のドレイン電流や定電流源５あるいは８の電流
値が変動した場合、出力端子９の直流電位が変動
する欠点がある。
る高い直流オフセツト電圧を除去し、次段との直
結接続を容易にした増幅回路がある。第１図は、
かかる直流出力オフセツト電圧を除去したカスコ
ード増幅回路の従来例を示す回路図である。図に
おいて、１は入力端子、３はFET、５，８は定
電流源、６はトランジスタ、７は電源、９は出力
端子、２，４，１０は抵抗である。図の如き構成
により、直流動作においては、定電流源８の直流
値I8を定電流源５の電流値I5からFET３のドレイ
ン電流I3を減じた値（I8＝I5−I3）となるように
選定すると、出力端子９の直流電位をゼロＶにす
ることができる。また、交流動作においては、
FET３とトランジスタ６がカスコード接続され
FET３のドレイン電圧が電源７の電圧によつて
定まるカスコード増幅回路となつている。したが
つて、第１図の回路は、カスコード増幅回路とし
て優れた広帯域低雑音特性を有するが、なお、素
子のばらつきや周囲温度の変化等によつてFET
３のドレイン電流や定電流源５あるいは８の電流
値が変動した場合、出力端子９の直流電位が変動
する欠点がある。
本発明は、直流出力オフセツト電圧を除去する
と共に上述の如き欠点のない直流安定性に優れた
カスコード増幅回路を提供しようとするものであ
る。以下、図面により本発明を具体的に説明す
る。
と共に上述の如き欠点のない直流安定性に優れた
カスコード増幅回路を提供しようとするものであ
る。以下、図面により本発明を具体的に説明す
る。
第２図は、本発明の第１の実施例を示す回路図
である。図において、第１図と対応する部分には
同一の符号を付して説明を省略する。FET１１
のドレインをFET３のドレイン、トランジスタ
６のエミツタ及び定電流源５の共通接続点に接続
し、FET１１のゲートをコンデンサ１３を介し
て接地すると共に抵抗１４を介してトランジスタ
６のコレクタと定電流源８の共通接続点である出
力端子９に接続する。
である。図において、第１図と対応する部分には
同一の符号を付して説明を省略する。FET１１
のドレインをFET３のドレイン、トランジスタ
６のエミツタ及び定電流源５の共通接続点に接続
し、FET１１のゲートをコンデンサ１３を介し
て接地すると共に抵抗１４を介してトランジスタ
６のコレクタと定電流源８の共通接続点である出
力端子９に接続する。
本回路の動作は、次のとおりである。
まず、直流動作について述べる。出力端子９の
直流電位は、第１図で説明したとおり、FET３
の特性と定電流源５及び８の各電流値によつて一
応定まるが、何らかの原因によつて出力端子９の
直流電位が上昇したと仮定すると、低抗１４を介
してFET１１のゲートの直流電位も上昇するか
ら、FET１１のドレイン電流が増加する。した
がつて、トランジスタ６のコレクタ電流はFET
１１のドレイン電流の増加分だけ減少することに
なり、出力端子９の直流電位は下降する。このよ
うに直流負帰還が行なわれることにより、出力端
子９の直流電位は一定に保たれる。よつて、素子
のばらつきや周囲温度の変化等によつてFET３
のドレイン電流や定電流源５あるいは８の電流値
が変動したとしても、出力端子９の直流電位は変
動することなく安定である。
直流電位は、第１図で説明したとおり、FET３
の特性と定電流源５及び８の各電流値によつて一
応定まるが、何らかの原因によつて出力端子９の
直流電位が上昇したと仮定すると、低抗１４を介
してFET１１のゲートの直流電位も上昇するか
ら、FET１１のドレイン電流が増加する。した
がつて、トランジスタ６のコレクタ電流はFET
１１のドレイン電流の増加分だけ減少することに
なり、出力端子９の直流電位は下降する。このよ
うに直流負帰還が行なわれることにより、出力端
子９の直流電位は一定に保たれる。よつて、素子
のばらつきや周囲温度の変化等によつてFET３
のドレイン電流や定電流源５あるいは８の電流値
が変動したとしても、出力端子９の直流電位は変
動することなく安定である。
次に、交流動作については、出力端子９に生じ
た出力信号は抵抗１４とコンデンサ１３の分圧回
路を介してFET１１のゲートに印加されるが、
可聴周波数帯域の交流信号における上記分圧回路
の分圧比を大きくすればFET１１は交流信号に
ついて関与せず、回路動作は第１図と同様とな
る。
た出力信号は抵抗１４とコンデンサ１３の分圧回
路を介してFET１１のゲートに印加されるが、
可聴周波数帯域の交流信号における上記分圧回路
の分圧比を大きくすればFET１１は交流信号に
ついて関与せず、回路動作は第１図と同様とな
る。
第３図は、本発明の第２の実施例を示す回路図
である。本例は、コンデンサ１３を第２図のよう
に接地する代わりにFET３のゲートに接続した
ものである。本回路の直流動作は、第２図のもの
と同様であり、交流動作についてもほぼ同様であ
る。すなわち、出力端子９に生じた出力信号は、
抵抗１４を介してFET１１のゲートに印加され
るが、FET１１のゲートはコンデンサ１３を介
してFET３のゲートと入力端子１とに接続され
ているから、入力端子１に接続される一般に低イ
ンピーダンスの信号源抵抗、コンデンサ１３及び
抵抗１４によつて分圧される。そこで、コンデン
サ１３に可聴周波数帯域の交流信号において短絡
とみなしうる程度の大容量のものを用い、抵抗１
４と上記信号抵抗による分圧比を大きくすれば、
出力端子９に生じた交流出力信号が、FET３及
び１１に負帰還されることはない。したがつて、
交流動作においても、第１図のFET３にFET１
１を並列接続したのと等しくなり第１図や第２図
と同様となる。しかも、FETを並列動作させて
いるので、Ｓ／Ｎ比の向上が期待できる。
である。本例は、コンデンサ１３を第２図のよう
に接地する代わりにFET３のゲートに接続した
ものである。本回路の直流動作は、第２図のもの
と同様であり、交流動作についてもほぼ同様であ
る。すなわち、出力端子９に生じた出力信号は、
抵抗１４を介してFET１１のゲートに印加され
るが、FET１１のゲートはコンデンサ１３を介
してFET３のゲートと入力端子１とに接続され
ているから、入力端子１に接続される一般に低イ
ンピーダンスの信号源抵抗、コンデンサ１３及び
抵抗１４によつて分圧される。そこで、コンデン
サ１３に可聴周波数帯域の交流信号において短絡
とみなしうる程度の大容量のものを用い、抵抗１
４と上記信号抵抗による分圧比を大きくすれば、
出力端子９に生じた交流出力信号が、FET３及
び１１に負帰還されることはない。したがつて、
交流動作においても、第１図のFET３にFET１
１を並列接続したのと等しくなり第１図や第２図
と同様となる。しかも、FETを並列動作させて
いるので、Ｓ／Ｎ比の向上が期待できる。
第４図は、本発明の第３の実施例を示す回路図
である。本例は、第３図と比べて、出力信号の直
流分を増幅回路１５によつて増幅した後に抵抗１
４を介してFET１１のゲートに加える点が異な
る。このように増幅回路１５で増幅すると、直流
分の負帰還量が増加し、直流安定性が更に向上す
る。
である。本例は、第３図と比べて、出力信号の直
流分を増幅回路１５によつて増幅した後に抵抗１
４を介してFET１１のゲートに加える点が異な
る。このように増幅回路１５で増幅すると、直流
分の負帰還量が増加し、直流安定性が更に向上す
る。
第５図は、本発明の第４の実施例を示す回路図
である。本例は、第３図の回路をダツシユ符号を
付した相補特性の増幅回路と組合わせてブツシユ
プル構成としたものである。本回路は、直流安定
性の向上と共にプツシユプル構成による周知の歪
率減少を計つたものである。
である。本例は、第３図の回路をダツシユ符号を
付した相補特性の増幅回路と組合わせてブツシユ
プル構成としたものである。本回路は、直流安定
性の向上と共にプツシユプル構成による周知の歪
率減少を計つたものである。
以上説明したとおり、本発明によれば、簡単な
回路構成で、直流出力オフセツト電圧がなく且つ
直流安定性に優れた低歪率・低雑音のカスコード
増幅回路を得ることができる。
回路構成で、直流出力オフセツト電圧がなく且つ
直流安定性に優れた低歪率・低雑音のカスコード
増幅回路を得ることができる。
なお、本発明は、特許請求の範囲に記載した発
明の要旨を逸脱しない範囲内において、上述の実
施例に限らず種々の変形、変更をしうるものであ
る。例えば、第４図のものにおいてコンデンサ１
３を接地してもよく、第５図のものにおいてコン
デンサ１３を接地してもよい。また、第４図のも
のを第５図と同様のプツシユプル構成にしてもよ
い。更に、FET３，３′，１１，１１′を普通の
トランジスタに置き換えてもよい。
明の要旨を逸脱しない範囲内において、上述の実
施例に限らず種々の変形、変更をしうるものであ
る。例えば、第４図のものにおいてコンデンサ１
３を接地してもよく、第５図のものにおいてコン
デンサ１３を接地してもよい。また、第４図のも
のを第５図と同様のプツシユプル構成にしてもよ
い。更に、FET３，３′，１１，１１′を普通の
トランジスタに置き換えてもよい。
第１図は直流オフセツト電圧を除去したカスコ
ード増幅回路の従来例を示す回路図、第２図は本
発明の第１実施例を示す回路図、第３図は本発明
の第２実施例を示す回路図、第４図は本発明の第
３実施例を示す回路図、第５図は本発明の第４実
施例を示す回路図である。 １……入力端子、３，３′……第１トランジス
タ、６，６′……第２トランジスタ、１１，１
１′……第３トランジスタ、５……第１定電流源、
８……第２定電流源、９……出力端子、１３，１
４，１３，１４，１５……直流負帰還手段。
ード増幅回路の従来例を示す回路図、第２図は本
発明の第１実施例を示す回路図、第３図は本発明
の第２実施例を示す回路図、第４図は本発明の第
３実施例を示す回路図、第５図は本発明の第４実
施例を示す回路図である。 １……入力端子、３，３′……第１トランジス
タ、６，６′……第２トランジスタ、１１，１
１′……第３トランジスタ、５……第１定電流源、
８……第２定電流源、９……出力端子、１３，１
４，１３，１４，１５……直流負帰還手段。
Claims (1)
- １ 主電流路が互いに並列に接続された第１、第
２及び第３のトランジスタの並列回路を第１の定
電流源に直列に接続し、上記第１及び第３のトラ
ンジスタはそのドレイン又はコレクタ側を上記第
１の定電流源に接続すると共に上記第１のトラン
ジスタのゲート又はベースに入力信号を印加し、
上記第２のトランジスタはそのソース又はエミツ
タ側を上記第１の定電流源に接続し、そのドレイ
ン又はコレクタ側を第２の定電流源に接続すると
共にそのドレイン又はコレクタより出力信号を取
出し、この出力信号の直流成分を上記第３のトラ
ンジスタに負帰還することを特徴とする負帰還増
幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56121106A JPS5821905A (ja) | 1981-08-01 | 1981-08-01 | 負帰環増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56121106A JPS5821905A (ja) | 1981-08-01 | 1981-08-01 | 負帰環増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5821905A JPS5821905A (ja) | 1983-02-09 |
| JPH0145241B2 true JPH0145241B2 (ja) | 1989-10-03 |
Family
ID=14803022
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56121106A Granted JPS5821905A (ja) | 1981-08-01 | 1981-08-01 | 負帰環増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5821905A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0622298B2 (ja) * | 1984-03-09 | 1994-03-23 | 松下電器産業株式会社 | 電流電圧変換装置 |
| JPH0744404B2 (ja) * | 1989-09-20 | 1995-05-15 | 三洋電機株式会社 | 増幅回路 |
-
1981
- 1981-08-01 JP JP56121106A patent/JPS5821905A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5821905A (ja) | 1983-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4459555A (en) | MOS Differential amplifier gain control circuit | |
| KR890001892B1 (ko) | 전압가산회로 | |
| KR960000774B1 (ko) | 브릿지 증폭기 | |
| JPH0582082B2 (ja) | ||
| JPH0563466A (ja) | マイクロホーン用高入力インピーダンス・低ノイズ増幅器 | |
| US3534279A (en) | High current transistor amplifier stage operable with low current biasing | |
| JP3534375B2 (ja) | 差動回路を含む電子回路 | |
| US4000474A (en) | Signal amplifier circuit using a field effect transistor having current unsaturated triode vacuum tube characteristics | |
| JP2783776B2 (ja) | オペレーショナル・トランスコンダクタンス増幅器 | |
| JPS637046B2 (ja) | ||
| JP2573666B2 (ja) | 非平衡・平衡変換回路 | |
| JPH0145241B2 (ja) | ||
| US4882548A (en) | Low distortion current mirror | |
| JPS6132842B2 (ja) | ||
| JPH02889B2 (ja) | ||
| JPS5851447B2 (ja) | Ｆｅｔ アンプ | |
| JPS6031287B2 (ja) | 電力増幅器 | |
| JPS584328Y2 (ja) | カスコ−ドブ−トストラップをかけた差動増幅器 | |
| US4918400A (en) | Amplifier circuit | |
| EP1124326A1 (en) | An operational amplifier with high gain and sysmmetrical output-current capabilty | |
| JPH0527282B2 (ja) | ||
| JP2926591B2 (ja) | 差動トランジスタ回路 | |
| JPH07112136B2 (ja) | 差動入力差動出力型増幅器 | |
| JPH0630425B2 (ja) | 広帯域可変利得増幅回路 | |
| JP3224340B2 (ja) | ソースフォロワ回路 |