JPS5821964A

JPS5821964A - フアクシミリ通信方式

Info

Publication number: JPS5821964A
Application number: JP56119267A
Authority: JP
Inventors: Katsuhiko Hayashi; 克彦林
Original assignee: Toshiba Corp; Tokyo Shibaura Electric Co Ltd
Current assignee: Toshiba Corp
Priority date: 1981-07-31
Filing date: 1981-07-31
Publication date: 1983-02-09

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】この発明は、７アクシンリ信号を受信及び送信する際に
フィル信号を付加・除去して通信するファクシミリ通信
方式に関するものである。

一般的に、７アクシミ９信号を送信する際には、伝送回
−の伝送速度に合わせて、最小伝送ビット数が定まる。

具体例を、第１図の伝送データフォーマットの概念図を
用いて説明する０図に示すように、ファクシ建り信号の
伝送フォーマットは、Ｅで示される１２ビツトのＥＯＬ
コード始ま）、次のＥＯＩ。

コードＥが現われるまでを１７４−ルドとする。この１
フイールドに杜、ＥＯＬ：１−ドＥの他に、１ラインの
両信号を圧縮したデータコードＣと、　ＥＯＬ−−ドＥ
とデーター−ドＣＫよっても最小伝送ビット数ＭＫ演た
ないときに付加されるフィル信号Ｆとが含まれる。

ζζで、フィル信号！社、最小伝送ビット数Ｍよ）、例
えは第１ｇａｌ１１１フィールド及び第３フイールドの
ように％ｌ０Ｌｓ−ドＥとデータコードＣとの和である
；−ドのピッ）Ｎ、、Ｎ、が小容量のとき、最小伝送ピ
ッ）ＭＫなるまで満たされる。このフィル信号ｒは、フ
ァクタきり装置がＥＯＬコードＥと短いデーター−ドＣ
とを受信して印字をしている間に、次の１フイールドの
データが到来してしまい、・次の印字処理が間に合わな
くなることを防止する丸め、印字コードとは無関係の無
意味なコードとして送られるｔのである。したがって、
図の第２フイールドのように＝−ドのビットＮ意が最小
伝送ビットＭよシ大であるとフィル信号Ｆを付加する必
要はない。

しかしながら、このフィル信号はファクシミリ信号蓄積
時においては、本来無意味なものであるから、これを付
加し是ままでデータ蓄積することは効率が悪い。また、
受信したファクシミリ信号をフィル信号と共に蓄積して
おき、これをそのまま送信する方式を採ったのでは、同
線品質の低下中相子側ファクシ電す装置との関係では、
固定的表置のフィル信号がファクタｆ　リ信号に付加さ
れていて杜、蓄積時よシも速い伝送速度で他のファクシ
ミリ装置に送信することはできない。

本発明は、このような事情に鑑みなされたもので、その
目的鉱、ファクシンり信号の入力時において紘フィル信
号を除去して蓄積し、出力時においては伝送回−の伝送
速度に対応させてフィル信号を付加して送信することに
よ）、上記欠点を除去することである。

以下、本発明を図面を参照して詳しく説明すゐ。

第２図は、本発明の方式を採用したファクシミリ装置の
要部を示すブロック図である。

図において、１は蓄積部（メモリ）であって、ファクシ
ミリ信号を蓄積するものである。この蓄積部ＩＫはアド
レスコントローラ２が接続されていて、アドレスバス３
を介して与えられるアドレスに対応する番地にデータが
書き込まれ、又読み出される。また、アドレスコントロ
ーラ２にはイニシャル信号４が与えられ、この信号４が
図示せぬプロセッサから与えられたとき蓄積部１の先願
アドレスがアドレスバス３を介して、蓄積部１へ出力す
る構成とされている。

また、蓄積部１０入力側にはフィル信号除去（ロ）路６
が設けられる。このフィル信号除去回路５には、受信り
四ツク６及び受信データ７が入力される構成とされる。

また、フィル信号除去回路５からはライト信号８が蓄積
部１及びアドレスコントローラ２へ出力される構成とさ
れ、また、フィル信号除去回路５と蓄積部１との開拡デ
ータバス９で接続噛れる。

そして、フィル信号除去回路５は、受信クラック６を１
パルス受は取る毎に第１図のように構成され九受信デー
タフを１ビツトづつ受は取る。フィル信号除去回路５祉
、シリアルな受信データフを８ビツト受は取ったことを
受信クロック６が８パルス送られることＫより検知して
、８ビット揃うとライト信号８ｔ−出力し、データバス
９へ８ビツトデータを送出する機能を有する。もちろん
、アドレスラントｐ−２２がライト信号８を受は取ると
、８ビツトデータを格納すべきアドレスをアドレスバス
３を介して蓄積部１へ出力すみ。

また、フィル信号除去回路５は、デプーダを有していて
、受信データフのフィル信号とデータブードとを判別し
、データコードのみを８ビツトづつパラレルに変換して
データバス９へ出力する。

また、蓄積部ｌＣ）出力側に紘フィル信号挿入回路１０
が設けられる。このフィル信号挿入回路１０には、図示
せぬ送信制御部から送信クロック１１が送られる構成と
なっている。そして、フィル信号挿入回路１０からは、
図示せぬ送信制御部へシリアルで送信データ１２が出力
される構成となっている。

フィル信号挿入回路１０からは、蓄積部１及びアドレス
コントローラ２ヘリード信号１３が出力される構成とな
っている。更に、フィル信号挿入回路１０と蓄積部１と
はデータＩ（ス１４でＩＩ＋絖されている。

フィル信号挿入回路１０は、送信クロック１１を８パル
ス受は取るとリード信号１３を出力し、これによってア
ドレスコントローラ２からアドレスがアドレスバス３を
介して蓄積部１へ出力される。この結果、蓄積部１から
は８ビツトのデータコードがデータバス１４を介してフ
ィル信号挿入回路１０へ送られる。そして、フィル信号
挿入回路１０は、８ビツトのパラレルデータをシリアル
に変換して、送信データ戎として出力する。

更に、フィル信号挿入回路１０には最小伝送ビツシ数龍
Ｉｓが図示せぬプロセッサより与えられる構成となりて
いる。この最小伝送ビット数値１５は。

プロセッサが伝送回線の伝送速度を管理している関係で
、出力してくるもので、回線の品質の低下中受信相手フ
ァクシ１り装置に対応させて変化される。

フィル信号挿入回路１０は、蝦小伝送ビット数値１５が
与えられることによって、１フイールドの伝送データ構
成を行う際に、第１図で示し九ＢＯＬコードＥとデータ
コードＣとの和が最小伝送ビット数値ＭＫ満たないとき
％フィル信号を付加して最小伝送ビット数値１５以上の
１フイールド構成とする。

従って、フィル信号挿入回路１０には、最小伝送ビット
数値と１ラインのデータのコードとを比較１て差を作る
手段と、この差を作る手段が出力した値に基づいてフィ
ル信号を発生し、これを１フイールドとして送出する手
段が含まれる。

このような構成としておくことによって、本発明の方式
である入力時においてはフィル信号除去回路にてフィル
信号を除去した後にファクシミリ信号のみを蓄積部に格
納し、出力時においては蓄積部からファクタばり信号を
読み出し必要量のフィル信号をフィル信号挿入回路にて
付加して送出以上説明したように、本発明によれば、フ
ァクシミリ信号を格納しておくときはフィル信号を除去
した形にしておくので効率が良い。また、蓄積したファ
クシミリ信号には、任意のフィル信号を付加することが
でき、いかなる伝送速度でも相手局に送信可能である。

尚、蓄積ｆｋｌｓ（メモリ）とアドレスコントローラと
は必ずしも必俵な要素で愈＜、何らかの蓄積部と代替可
能である。

ま九、フィル信号除去回路やフィル信号挿入回路は、マ
イクロコンビ具−夕におけるプロセッサの機能として考
えてもよく、プロセッサがフィル信号の除去や付加をな
すとしても良い。

【図面の簡単な説明】

第１図祉ファクシきり信号の伝送フォーマットの概念図
、第２嫡は本方式を適用したファクシミリ装置の要部の
一例を示すブ薗ツク図である。１・・・蓄積部　　　　２・・・アドレスコントローラ
５・・・フィル信号除去回路１０・・・フィル信号挿入回路特許出願人　東京芝浦電気株式会社

Claims

【特許請求の範囲】

ファクタきり信号の蓄積部の入力側にフィル信号除去回
路を設けるとともに出力側にフィル信号挿入（ロ）路を
設け、入力時においては前記フィル信号除去回路にてフ
ィル信号を除去した後にファクタζり信号を前記蓄積部
に格納し、出力時において杜前記蓄積部から７アクシミ
ＩＪ信号を読み出し必要量のフィル信号を前記フィル信
号挿入回路にて付加して送出することからなるファクシ
ミリ通信方式。