JPS58219665A - 電子回路基板の設計方法 - Google Patents
電子回路基板の設計方法Info
- Publication number
- JPS58219665A JPS58219665A JP57102851A JP10285182A JPS58219665A JP S58219665 A JPS58219665 A JP S58219665A JP 57102851 A JP57102851 A JP 57102851A JP 10285182 A JP10285182 A JP 10285182A JP S58219665 A JPS58219665 A JP S58219665A
- Authority
- JP
- Japan
- Prior art keywords
- data
- design
- electronic circuit
- circuit board
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0005—Apparatus or processes for manufacturing printed circuits for designing circuits by computer
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、電子回路のプリント基板、マルチワイヤ基板
等の電子回路基板の配線設計方法に関するものである。
等の電子回路基板の配線設計方法に関するものである。
従来のＣＡ Ｄ （Ｃｏｍｐｕｔｅｒ Ａｉｄｅｄ Ｄ
ｅｓｉｇｎ ）システムによる配線設計の際の各種デー
タの流れは、一般的に、第１図に示されるとお沙である
。同図において、（１）は設計のためにあらかじめ用意
されている標準データであり、（２）、 （３） 、
（４）はそれぞれ設計ごとに用意する入力データである
。例えば、（２）は使用部品リスト、（３）は部品配置
情報、（４）は回路接続情報である。さらに、同図にお
いて、（５）はＣＡＤシステム内での内部設計データで
あり、（６）はそのデータに処理を加えた内部設計デー
タであり、配線設計をする直前のデータである。また、
α１は配線設計を完了した内部データである。中間デー
タ（６）および完了データ（１０は、一般に電子計算機
で処理されたデータである。
ｅｓｉｇｎ ）システムによる配線設計の際の各種デー
タの流れは、一般的に、第１図に示されるとお沙である
。同図において、（１）は設計のためにあらかじめ用意
されている標準データであり、（２）、 （３） 、
（４）はそれぞれ設計ごとに用意する入力データである
。例えば、（２）は使用部品リスト、（３）は部品配置
情報、（４）は回路接続情報である。さらに、同図にお
いて、（５）はＣＡＤシステム内での内部設計データで
あり、（６）はそのデータに処理を加えた内部設計デー
タであり、配線設計をする直前のデータである。また、
α１は配線設計を完了した内部データである。中間デー
タ（６）および完了データ（１０は、一般に電子計算機
で処理されたデータである。
第１図に示されるような従来の方式では、最終設計結果
が出るまで設計の良し悪しがわからず、また、修正を行
なう場合は、最終結果を見て、それを判断し、入力デー
タを変更、見直しして再度設計を実行する必要があるの
で、時間がかかり、また、最適な結果が得られにくいな
どの欠点があった。
が出るまで設計の良し悪しがわからず、また、修正を行
なう場合は、最終結果を見て、それを判断し、入力デー
タを変更、見直しして再度設計を実行する必要があるの
で、時間がかかり、また、最適な結果が得られにくいな
どの欠点があった。
本発明は、上記のような欠点を解消するために発明され
たものであり、最終結果を出す前の中間データを人間が
判断できる形式でフィードバックし、そこで修正情報を
入力して設計を行なうことによ沙、設計のターンアラウ
ンドタイムを短縮し、かつ、最適な設計が行えるように
した電子回路基板の設計方法を提供するものである。
たものであり、最終結果を出す前の中間データを人間が
判断できる形式でフィードバックし、そこで修正情報を
入力して設計を行なうことによ沙、設計のターンアラウ
ンドタイムを短縮し、かつ、最適な設計が行えるように
した電子回路基板の設計方法を提供するものである。
次に、本発明の実絢例を図面に基づいて詳細に説明する
。
。
第２図は本発明の一実施例に係る方法のデータの流れ図
であり、第６図はフィートノくツク情報の生成の仕方を
示した説明図である。
であり、第６図はフィートノくツク情報の生成の仕方を
示した説明図である。
第２図において、符号（１） 、 （２） 、 （３）
、 （４） 、 （５） 、α１は、第１図と同様の
ものを示している。（６）は最初の中間データである。
、 （４） 、 （５） 、α１は、第１図と同様の
ものを示している。（６）は最初の中間データである。
（７）は中間データから生成したフィードバック情報で
ある。（８）はフィートノくツク情報をもとに作成した
修正情報である。（９）は修正情報を加えた第２の中間
データである。
ある。（８）はフィートノくツク情報をもとに作成した
修正情報である。（９）は修正情報を加えた第２の中間
データである。
第１の中間内部設計データ（６）では、データ処理によ
って、一般的に回路接続情報（４）の中身の順序などが
入れ変っているが、この情報を人間が知ることができれ
ば、新しい判断を下すことができるが、ＣＡＤシステム
内部設計データ（５）から第１の中間内部設計データ（
６）へのデータ変換の際には、例えば回路接続情報（４
）について言えば、後処理の配線設計のためにデータの
順序が必要な所では入れ変りが発生する。しかし、その
情報を得るために次のような情報処理を行なう。
って、一般的に回路接続情報（４）の中身の順序などが
入れ変っているが、この情報を人間が知ることができれ
ば、新しい判断を下すことができるが、ＣＡＤシステム
内部設計データ（５）から第１の中間内部設計データ（
６）へのデータ変換の際には、例えば回路接続情報（４
）について言えば、後処理の配線設計のためにデータの
順序が必要な所では入れ変りが発生する。しかし、その
情報を得るために次のような情報処理を行なう。
第３図において入力の回路接続情報（４）の１部をθＱ
に示す。これが、ＣＡＤシステム内部設計データ（５）
としては（５０）のように々つでいるとする。図中１０
００という数字はネツ） （Ｎｅｔ）番号で４つのデー
タからなることを示している。データ処理によって第１
の中間内部設計データ（６）が−のように変ったとする
。即ち、データが入れ変っている。本発明では、第１の
中間内部設計データ（６）から回路接続情報（４）に対
応する接続情報（７）を得るため、データー）及び−を
見くらべてデータσＱを作ることを電子計算機に実行さ
せ、そのデータを適当な手段で表示する。また、同時に
データに）と比べて、先頭のデータ、最終データがそれ
ぞれ入れ変っているネット（Ｎｅｔ）の番号などを報告
させる。なお、第６図の各データ（５０１、［、（ｉｌ
ｌは、いずれもそれぞれデータ（５） 、 （６） 、
（７）のデータの１部を示したものである。
に示す。これが、ＣＡＤシステム内部設計データ（５）
としては（５０）のように々つでいるとする。図中１０
００という数字はネツ） （Ｎｅｔ）番号で４つのデー
タからなることを示している。データ処理によって第１
の中間内部設計データ（６）が−のように変ったとする
。即ち、データが入れ変っている。本発明では、第１の
中間内部設計データ（６）から回路接続情報（４）に対
応する接続情報（７）を得るため、データー）及び−を
見くらべてデータσＱを作ることを電子計算機に実行さ
せ、そのデータを適当な手段で表示する。また、同時に
データに）と比べて、先頭のデータ、最終データがそれ
ぞれ入れ変っているネット（Ｎｅｔ）の番号などを報告
させる。なお、第６図の各データ（５０１、［、（ｉｌ
ｌは、いずれもそれぞれデータ（５） 、 （６） 、
（７）のデータの１部を示したものである。
フィードバック情報（７）は、人間が判断できる形式で
表示されており、この表示内容に基づいて、必要があれ
ば部品配置、配線順序等をこの段階で変更し、修正情報
（８）を入力して第２の中間内部設計データ（９）を得
て、次にそのデータに基づいて配線設計して、設計完了
した内部データα１が得られる。
表示されており、この表示内容に基づいて、必要があれ
ば部品配置、配線順序等をこの段階で変更し、修正情報
（８）を入力して第２の中間内部設計データ（９）を得
て、次にそのデータに基づいて配線設計して、設計完了
した内部データα１が得られる。
以上の説明から明らかなように、本発明に係る方法によ
れば、設計の中間データをフィードバックして表示する
ようにしたので、設計の途中でその評価を行なうことが
でき、必要があれば適宜修正を施すことにより最適な設
計が容易にできるばかりでカ＜、設計時間が著しく短縮
できるという効果がある。
れば、設計の中間データをフィードバックして表示する
ようにしたので、設計の途中でその評価を行なうことが
でき、必要があれば適宜修正を施すことにより最適な設
計が容易にできるばかりでカ＜、設計時間が著しく短縮
できるという効果がある。
第１図は従来の方法のデータの流れ図、第２図は本発明
の一実施例に係る方法のデータの流れ図、第６図はフィ
ードバック情報の生成の仕方の説明・・・ＣＡＤシステ
ム内部設計データ、（６）・・・中間内部峻計データ、
（７）・・・フィードバック情報、（８）・・・修正情
報、（９）・・・修正された中間内部設計データ、（１
０・・・設計完了した内部設計データ。 代理人 葛 野 信 − 第３ １α刀 ＋８０ ９０ １α刀 ２４０ １００ １α）０２００３００ １０ｃＸ） １４０ １６０ ＩＣ６−１０１０ＣＸ） ２４０ １００１αＥ＋
４０１６０ １αＩ） ＋８０ ９０ １αＸ）２００３００
の一実施例に係る方法のデータの流れ図、第６図はフィ
ードバック情報の生成の仕方の説明・・・ＣＡＤシステ
ム内部設計データ、（６）・・・中間内部峻計データ、
（７）・・・フィードバック情報、（８）・・・修正情
報、（９）・・・修正された中間内部設計データ、（１
０・・・設計完了した内部設計データ。 代理人 葛 野 信 − 第３ １α刀 ＋８０ ９０ １α刀 ２４０ １００ １α）０２００３００ １０ｃＸ） １４０ １６０ ＩＣ６−１０１０ＣＸ） ２４０ １００１αＥ＋
４０１６０ １αＩ） ＋８０ ９０ １αＸ）２００３００
Claims (1)
- ＣＡＤシステムを用いた電子回路基板の設計方法におい
て、入力データから得られた中間的内部データを一度人
間が理解しやすい形式に表示し、その表示に基づいて修
正情報を入力して設計が行なえるようにしたことを特徴
とする電子回路基板の設計方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57102851A JPS58219665A (ja) | 1982-06-15 | 1982-06-15 | 電子回路基板の設計方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57102851A JPS58219665A (ja) | 1982-06-15 | 1982-06-15 | 電子回路基板の設計方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58219665A true JPS58219665A (ja) | 1983-12-21 |
Family
ID=14338431
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57102851A Pending JPS58219665A (ja) | 1982-06-15 | 1982-06-15 | 電子回路基板の設計方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58219665A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03268176A (ja) * | 1990-03-19 | 1991-11-28 | Fujitsu Ltd | 配線データ作成方式 |
-
1982
- 1982-06-15 JP JP57102851A patent/JPS58219665A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03268176A (ja) * | 1990-03-19 | 1991-11-28 | Fujitsu Ltd | 配線データ作成方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5493507A (en) | Digital circuit design assist system for designing hardware units and software units in a desired digital circuit, and method thereof | |
| US6898775B2 (en) | System for ensuring correct pin assignments between system board connections using common mapping files | |
| JPH0743742B2 (ja) | 自動配線方法 | |
| JPS58219665A (ja) | 電子回路基板の設計方法 | |
| JPH10283378A (ja) | 部品自動配置方法 | |
| JP2940124B2 (ja) | 基板ｃａｄ装置 | |
| JP2785751B2 (ja) | 部品番号整列方法 | |
| JPH06266801A (ja) | フロアプランを考慮した論理合成方法 | |
| JP2630218B2 (ja) | 回路設計装置 | |
| JP2714015B2 (ja) | 論理回路合成装置 | |
| JP2874031B2 (ja) | 組み合わせ回路の再設計方式 | |
| Villers | A minicomputer based Interactive Graphics System as used for electronic design and automation | |
| JPH06332972A (ja) | 期待値データ入力装置、及びワークステーション | |
| JPS63115273A (ja) | Ｃａｄシステム | |
| JPS59103167A (ja) | 自動配線方式 | |
| JPH03278274A (ja) | 配線基板の配線順序決定方式及び配線方式 | |
| JPH0415733A (ja) | データベース変換処理方式 | |
| JPS635473A (ja) | 再配線処理方式 | |
| JPH0499354A (ja) | 集積回路設計装置 | |
| JPH02271473A (ja) | 部品配置設計支援装置 | |
| JPH0475175A (ja) | 回路配線情報生成システム | |
| JPH10124560A (ja) | Ｃａｄシステム | |
| JPH06266800A (ja) | フロアプランを考慮した論理合成方法 | |
| JPH05315449A (ja) | 回路設計装置 | |
| JPH0749896A (ja) | 自動配置配線方法および自動配置配線装置 |