JPS58225653A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS58225653A JPS58225653A JP10890282A JP10890282A JPS58225653A JP S58225653 A JPS58225653 A JP S58225653A JP 10890282 A JP10890282 A JP 10890282A JP 10890282 A JP10890282 A JP 10890282A JP S58225653 A JPS58225653 A JP S58225653A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- phosphorus
- film
- layer
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
- Local Oxidation Of Silicon (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は半導体装置に関し、特に素子部分と配線部分
とを分離する層間絶縁膜の改良に係わるものである。
とを分離する層間絶縁膜の改良に係わるものである。
従来例による半導体装置として、二重電極構造管もつ不
揮発性メモリ装置の概要構成を第１図に示しである。こ
の第１図において、符号（１）ハ半導体基板上の素子間
分離のための厚いフィールド酸化膜、（２）はソース、
ドレイン拡散層、（３）は両拡散層間の基板上に形成さ
れた第１ゲート酸化膜、（４）はこの酸化膜上にあって
浮遊ゲートとなる第１多結晶シリコン層、（５）ｉｔ、
このシリコン層上に形成された第２ゲート酸化膜、（６
）はこの酸化膜上にあって制御電極となる第２多結晶シ
リコン層、（１）はこｒらの上を覆う薄い酸化膜、（８
）は層間絶縁膜としての気相成長で生成されたリンを含
む酸化膜である０ この従来構成にあっては、第１多結晶シリコン層（４）
に電子を注入することにより、メモリ素子としてのＭＯ
８型トランジスタのしきい値電圧を変化させ、このしき
い値電圧の違いを利用してデータ記憶を行なう工うにし
ている。この場合、層間絶縁膜としての酸化膜（８）は
素子上に形成される図示省略した配線部分との絶縁をな
しており、この酸化膜（８）は気相成長法に↓つて生成
された段階では、基板上の素子表面の起伏に応じ、その
表面状態もまた起伏の多いものとなっているが、このリ
ンを含む酸化膜（８）はＨｚ ／ Ｏｔ 雰囲気中で
の高温熱処理により、いわゆるだれを生じて表面全体が
平坦化され、その上に形成さね、るアルミニウムなどに
よる配線の表面起伏に基づく断線を防止するのである。
揮発性メモリ装置の概要構成を第１図に示しである。こ
の第１図において、符号（１）ハ半導体基板上の素子間
分離のための厚いフィールド酸化膜、（２）はソース、
ドレイン拡散層、（３）は両拡散層間の基板上に形成さ
れた第１ゲート酸化膜、（４）はこの酸化膜上にあって
浮遊ゲートとなる第１多結晶シリコン層、（５）ｉｔ、
このシリコン層上に形成された第２ゲート酸化膜、（６
）はこの酸化膜上にあって制御電極となる第２多結晶シ
リコン層、（１）はこｒらの上を覆う薄い酸化膜、（８
）は層間絶縁膜としての気相成長で生成されたリンを含
む酸化膜である０ この従来構成にあっては、第１多結晶シリコン層（４）
に電子を注入することにより、メモリ素子としてのＭＯ
８型トランジスタのしきい値電圧を変化させ、このしき
い値電圧の違いを利用してデータ記憶を行なう工うにし
ている。この場合、層間絶縁膜としての酸化膜（８）は
素子上に形成される図示省略した配線部分との絶縁をな
しており、この酸化膜（８）は気相成長法に↓つて生成
された段階では、基板上の素子表面の起伏に応じ、その
表面状態もまた起伏の多いものとなっているが、このリ
ンを含む酸化膜（８）はＨｚ ／ Ｏｔ 雰囲気中で
の高温熱処理により、いわゆるだれを生じて表面全体が
平坦化され、その上に形成さね、るアルミニウムなどに
よる配線の表面起伏に基づく断線を防止するのである。
しかし乍らこのような層間絶縁膜を二重電極構造の不揮
発性メモリ装置に適用すると、リンを含む酸化膜中のリ
ンの分極によってメモリ素子のしきい値電圧がばらつく
不都合があった。
発性メモリ装置に適用すると、リンを含む酸化膜中のリ
ンの分極によってメモリ素子のしきい値電圧がばらつく
不都合があった。
この発明は従来のこのような欠点に鑑み、層間絶縁膜を
不純物を含−１ない下層酸化膜とリンを含む上層酸化膜
との２層構造として、リンによる分極の影響を少なくシ
、シきい値電圧のばらつきのない半導体装置全提供する
ものである。
不純物を含−１ない下層酸化膜とリンを含む上層酸化膜
との２層構造として、リンによる分極の影響を少なくシ
、シきい値電圧のばらつきのない半導体装置全提供する
ものである。
以下、この発明に係わる半導体装置の一実施例につ含、
第２図を参照して説明する。
第２図を参照して説明する。
この実施例は前記従来例と同様に二重電極構造をもつ不
揮発性メモリ装置に適用した場合であって、図中、同−
省号は同一または相当部分を示しており、この実施例で
は前記層間絶縁膜としての酸化膜（８）に変えて、下部
の第１層をシラン（Ｓｉｃ＆）ガス、および酸素（Ｏｚ
）ガス雰囲気下に、温度Ｔ＝４３０℃で気相成長法に
より生成させた厚さ約６００ＯＡの酸化膜（９）とし、
その上部の第２層をシラン（５ＩＨ４）ガス、酸素（Ｏ
ｘ ）ガス、お↓びホスフィン（ＰＨｓ）ガス雰囲気下
に、温度Ｔ−４３０℃で同様に気相成長法により生成さ
せた厚さ約２００ＯＡの酸化膜（１０）としてなる２層
にしｋものである。
揮発性メモリ装置に適用した場合であって、図中、同−
省号は同一または相当部分を示しており、この実施例で
は前記層間絶縁膜としての酸化膜（８）に変えて、下部
の第１層をシラン（Ｓｉｃ＆）ガス、および酸素（Ｏｚ
）ガス雰囲気下に、温度Ｔ＝４３０℃で気相成長法に
より生成させた厚さ約６００ＯＡの酸化膜（９）とし、
その上部の第２層をシラン（５ＩＨ４）ガス、酸素（Ｏ
ｘ ）ガス、お↓びホスフィン（ＰＨｓ）ガス雰囲気下
に、温度Ｔ−４３０℃で同様に気相成長法により生成さ
せた厚さ約２００ＯＡの酸化膜（１０）としてなる２層
にしｋものである。
従ってこの実施例においては、そｎ、ぞｎに気相成長法
によって形成さｊ、た、膜厚的６０００Ａの不純物を含
まない第１層酸化膜（９）と、膜厚的２０００Ａのリン
を含む第２層酸化膜（１０）との２層構造に、ｒる層間
絶縁膜としたから、こ１１．を二重電極構造の不揮発性
メモリ装置に適用した場合、第２層酸化膜（１０）内の
リンが分極しても、不純物を含まない第１層酸化膜（９
）の在任にエフ、しがも間膜（９）が比較的Ｊｖいため
に電界強度が弱くなって、分極による電界の影響を少な
くシ、かつこれに工っで素子自体のしきい値電圧のばら
つき全殆んどなく一、−ｃ、＝ヵｔ −ｃ’ ＠ ６゜
アあう。 １なお前記実施例は二重電
極構造を有する不揮発性メモリ装置に適用した場合につ
いて述べたが、浮遊ゲートお工び何らかのトラップによ
り電荷を蓄積させてメモリ装置とする場合にも適用でき
ることは勿論であり、またこのような電荷の蓄積を利用
したメモリ装置以外にも、任意型式の半導体メモリ装置
に適用して、２層々間絶縁膜の効果を期待し得るもので
ある。
によって形成さｊ、た、膜厚的６０００Ａの不純物を含
まない第１層酸化膜（９）と、膜厚的２０００Ａのリン
を含む第２層酸化膜（１０）との２層構造に、ｒる層間
絶縁膜としたから、こ１１．を二重電極構造の不揮発性
メモリ装置に適用した場合、第２層酸化膜（１０）内の
リンが分極しても、不純物を含まない第１層酸化膜（９
）の在任にエフ、しがも間膜（９）が比較的Ｊｖいため
に電界強度が弱くなって、分極による電界の影響を少な
くシ、かつこれに工っで素子自体のしきい値電圧のばら
つき全殆んどなく一、−ｃ、＝ヵｔ −ｃ’ ＠ ６゜
アあう。 １なお前記実施例は二重電
極構造を有する不揮発性メモリ装置に適用した場合につ
いて述べたが、浮遊ゲートお工び何らかのトラップによ
り電荷を蓄積させてメモリ装置とする場合にも適用でき
ることは勿論であり、またこのような電荷の蓄積を利用
したメモリ装置以外にも、任意型式の半導体メモリ装置
に適用して、２層々間絶縁膜の効果を期待し得るもので
ある。
以上詳述したようにこの発明に工ｉ、げ、層間絶縁膜を
有する半導体装置にあって、この層間絶縁膜を下部第１
層の不純物を含まない酸化膜と、上部第２層のリンを含
む酸化膜との２層構造と【２て、リンの分極による装置
機能への影響を排除したから、簡単かつ実施容易な構成
であるにも拘らず、装置機能の安定性、ならびに特性向
上に寄与するところが大きいものである。
有する半導体装置にあって、この層間絶縁膜を下部第１
層の不純物を含まない酸化膜と、上部第２層のリンを含
む酸化膜との２層構造と【２て、リンの分極による装置
機能への影響を排除したから、簡単かつ実施容易な構成
であるにも拘らず、装置機能の安定性、ならびに特性向
上に寄与するところが大きいものである。
第１図は従来例による二重電極構造の不揮発性メモリ装
置の概要構成を示す断面図、第２図はこの発明の一実施
例を二重電極構造の不揮発性メモリ装置に適用した場合
の概要構成を示す断面図である。 （１）・・・・フィールド酸化膜、（２）・・・・ソー
ス、ドレイン拡散層、（３）・・・・第１ゲート酸化膜
、（４）・・・・第１多結晶シリコン層、（５）・・・
・第２ゲート酸化膜、（６）・・・・第２多結晶シリコ
ｙ４、（７）・・・・酸化膜、（９）お↓び（１０）・
・・・不純物を含まない第１層、およびリンを含む第２
層酸化膜（層間絶縁膜）。 代理人 葛 野 信 −
置の概要構成を示す断面図、第２図はこの発明の一実施
例を二重電極構造の不揮発性メモリ装置に適用した場合
の概要構成を示す断面図である。 （１）・・・・フィールド酸化膜、（２）・・・・ソー
ス、ドレイン拡散層、（３）・・・・第１ゲート酸化膜
、（４）・・・・第１多結晶シリコン層、（５）・・・
・第２ゲート酸化膜、（６）・・・・第２多結晶シリコ
ｙ４、（７）・・・・酸化膜、（９）お↓び（１０）・
・・・不純物を含まない第１層、およびリンを含む第２
層酸化膜（層間絶縁膜）。 代理人 葛 野 信 −
Claims (1)
- 素子部分と配線部分とを気相成長により生成される眉間
絶縁層にエリ分離した構造の半導体装置において、前記
層間絶縁層を２層構造とし、下部第１層を不純物を含ま
ない酸化膜、その上部第２層をリンを含む酸化膜から構
成したことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10890282A JPS58225653A (ja) | 1982-06-22 | 1982-06-22 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10890282A JPS58225653A (ja) | 1982-06-22 | 1982-06-22 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58225653A true JPS58225653A (ja) | 1983-12-27 |
Family
ID=14496520
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10890282A Pending JPS58225653A (ja) | 1982-06-22 | 1982-06-22 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58225653A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4845177A (ja) * | 1971-10-12 | 1973-06-28 | ||
| JPS5247689A (en) * | 1975-10-15 | 1977-04-15 | Toshiba Corp | Process for production of semiconductor device |
-
1982
- 1982-06-22 JP JP10890282A patent/JPS58225653A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4845177A (ja) * | 1971-10-12 | 1973-06-28 | ||
| JPS5247689A (en) * | 1975-10-15 | 1977-04-15 | Toshiba Corp | Process for production of semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5442223A (en) | Semiconductor device with stress relief | |
| US5063431A (en) | Semiconductor device having a two-layer gate structure | |
| US5378905A (en) | Ferroelectric field effect transistor with fluoride buffer and IV-VI ferroelectric | |
| JPH0465548B2 (ja) | ||
| JPH10303396A5 (ja) | ||
| JPS583380B2 (ja) | 半導体装置とその製造方法 | |
| KR920013709A (ko) | 불휘발성 반도체 메모리장치 및 그 제조방법 | |
| JPH0834310B2 (ja) | 半導体装置の製造方法 | |
| JPH0640582B2 (ja) | 絶縁ゲ−ト電界効果トランジスタの製造方法 | |
| US5821560A (en) | Thin film transistor for controlling a device such as a liquid crystal cell or electroluminescent element | |
| US4542400A (en) | Semiconductor device with multi-layered structure | |
| JP3071302B2 (ja) | 半導体素子の製造方法 | |
| KR950012749A (ko) | 반도체 장치와 그 제조방법 | |
| US5001527A (en) | Semiconductor device with thin insulation film | |
| US6146963A (en) | Methods for forming ferroelectric capacitors having a bottom electrode with decreased leakage current | |
| JPS58225653A (ja) | 半導体装置 | |
| JP2538830B2 (ja) | セラミックのバリヤ層を利用したシリコンの部分的酸化方法 | |
| JPS5978576A (ja) | 半導体装置およびその製造方法 | |
| JP3232661B2 (ja) | 半導体記憶装置 | |
| JP7617822B2 (ja) | 半導体装置およびその製造方法 | |
| KR900004731B1 (ko) | 불휘발성 반도체 장치와 그 제조방법 | |
| JPH0213829B2 (ja) | ||
| JP2612098B2 (ja) | 絶縁膜の製造方法 | |
| JPS63292665A (ja) | 抵抗負荷型半導体装置 | |
| JPH0350728A (ja) | 半導体装置の製造方法 |