JPH0834310B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0834310B2
JPH0834310B2 JP62070381A JP7038187A JPH0834310B2 JP H0834310 B2 JPH0834310 B2 JP H0834310B2 JP 62070381 A JP62070381 A JP 62070381A JP 7038187 A JP7038187 A JP 7038187A JP H0834310 B2 JPH0834310 B2 JP H0834310B2
Authority
JP
Japan
Prior art keywords
oxide film
conductive layer
layer
etching
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62070381A
Other languages
English (en)
Other versions
JPS63237566A (ja
Inventor
宏 松井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP62070381A priority Critical patent/JPH0834310B2/ja
Priority to US07/174,494 priority patent/US4808544A/en
Publication of JPS63237566A publication Critical patent/JPS63237566A/ja
Publication of JPH0834310B2 publication Critical patent/JPH0834310B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
    • H10D30/0227—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate having both lightly-doped source and drain extensions and source and drain regions self-aligned to the sides of the gate, e.g. lightly-doped drain [LDD] MOSFET or double-diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H10D30/605—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs  having significant overlap between the lightly-doped extensions and the gate electrode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/518—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their lengths or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/26—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials
    • H10P50/264—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means
    • H10P50/266—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only
    • H10P50/267—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only using plasmas
    • H10P50/268—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only using plasmas of silicon-containing layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/90—MOSFET type gate sidewall insulating spacer

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は半導体装置の製造方法に係り、より詳しく
は、高密度用LDD構造トランジスタの製造方法に関する
ものである。
（従来の技術） 従来、この種の半導体装置におけるトランジスタの製
造方法は「エレクトロンデバイス議事録（1982年）Vol.
ED−209,No.4,第590〜596頁」に開示されるものがあ
り、これを第２図（ａ）乃至（ｅ）に工程図を示して説
明する。
即ち、Ｐ型半導体のシリコン基板（以下基板という）
１上に、選択的にフィールド酸化膜２と前記基板１のト
ランジスタ形成領域上にゲート酸化膜３を夫々積層形成
する。その後、該ゲート酸化膜３上に、リンを含有した
ポリシリコン層４及び高融点金属シリサイド層（WSi2又
はMoSi2等）５を順次選択的に積層して、ポリサイドゲ
ート電極層を形成する。次いで、前記基板１のソース・
ドレイン領域にイオン注入法を以つて、N-層６を形成す
る。その後、前記フイールド酸化膜２及びポリサイドゲ
ート電極層4,6を含む基板１上にCVD法により酸化シリコ
ン膜７を堆積する。そして、該酸化シリコン膜７を、RI
E法を用いてエツチングする。その際、酸化シリコン膜
７は前記ポリサイドゲート電極層4,5の側壁にサイドウ
オールスペーサ絶縁膜7aとして残す。次に、基板１に高
濃度As不純物をイオン注入してN+層８を形成した後、常
法の如く中間絶縁膜（BPSG膜）９、コンタクト部10及び
Al配線層11を順次形成して、Ｎ型チヤンネルトランジス
タを製作していた。
（発明が解決しようとする問題点） 然し乍ら、上述した従来方法においては、サイドウオ
ールスペーサ絶縁膜7aの下部で発生したホツトキヤリア
は、サイドウオールスペーサ絶縁膜7aがゲート電極にな
つていないので、ゲート酸化膜３にトラツプされる。そ
のため、LDD構造特有な動作試験の初期で、N-層６の抵
抗増大に伴うgm特性の劣化が生じる他、Ｐ型チヤネルト
ランジスタでオフセツトゲートが容易に発生するという
問題点があつた。又、酸化シリコン膜７をRIE法により
エツチングして、サイドウオールスペーサ絶縁膜7aを形
成する場合、オーバーエツチにより同種のフイールド酸
化膜２が膜減りし、その結果、フイールド分離特性を劣
化させるという問題点も有していた。
本発明の目的は上述の問題点に鑑み、ホツトキヤリア
のゲート酸化膜へのトラツプが防止でき、オフセツトゲ
ートの発生が防止できる他、フイールド酸化膜の膜減り
が防止できる半導体装置の製造方法を提供するものであ
る。
（問題点を解決するための手段） 本発明は上述した目的を達成するため、シリコン基板
上の所要位置にフィールド酸化膜とゲート酸化膜とを夫
々形成する工程と、該ゲート酸化膜上にゲート電極層を
形成する工程と、前記フィールド酸化膜、前記ゲート酸
化膜及び前記ゲート電極層上に導電材より成る導電層を
堆積する工程と、該導電層上に酸化シリコン膜を堆積す
る工程と、前記導電層をエッチングストッパーに、該酸
化シリコンをRIE法によりエッチングして、前記ゲート
電極層の側壁にサイドウォールスペーサ絶縁膜を形成す
る工程と、前記ゲート酸化膜をエッチングストッパー
に、前記導電層をRIE法によりエッチングして、前記サ
イドウォールスペーサ絶縁膜の下方に前記導電層を残す
工程とを含むものである。
（作 用） 本発明においては、サイドウオールスペーサ絶縁膜中
にゲート電極層に接続する導電層を形成したので、サイ
ドウオールスペーサ絶縁膜下部で発生するホツトキヤリ
アはゲート酸化膜にトラツプされない。又、酸化シリコ
ン膜のエツチングの際、フイールド酸化膜及びゲート酸
化膜は導電層に保護され膜減りが生じない。
（実施例） 本発明の半導体装置の製造方法に係る一実施例を第１
図（ａ）乃至（ｅ）に工程図を示して説明する。
即ち、この製造方法は、先ず、Ｐ型半導体のシリコン
基板（以下基板という）21上に、選択的にフイールド酸
化膜22を4000Å形成し、これを除く部分にゲート酸化膜
23を200Å夫々積層形成する。次いで、該ゲート酸化膜2
3上全面に、ポリサイド構造（例えば、リン不純物を含
有した1500Åのポリシリコン層24上に2500ÅのＷシリサ
イド層25を積層したもの）のゲート電極層を積層形成
し、これをパターニングする。尚、その際、前記ゲート
酸化膜23はエツチングせずに残しておく。更に、前記基
板21のソース・ドレイン領域にイオン注入法を以つて、
As+イオンを40KeV、１〜２×1013ions/cm2の条件下で打
ち込み、N-層26を形成する。しかる後、前記基板21の素
子領域全面に亘つて、300〜1000Åの薄膜の導電材料
（例えば、リン不純物を５×1020/cm2程度含有させた多
結晶シリコン層又はＷシリサイド層等）から成る導電層
27を積層形成した後、該導電層27上にCVD法を用いて酸
化シリコン膜28を4000Å堆積する。次に、該酸化シリコ
ン膜28を、導電層27に対する酸化シリコン膜28のエツチ
ング速度比の大きなRIE法により、例えば導電層27が多
結晶シリコン層の場合は、C2F6等のフツ素系ガスの雰囲
気中でエツチングを行ない、下地の導電層27をエツチン
グすることなく、前記ゲート電極層24,25の側壁に酸化
シリコンのサイドウオールスペーサ絶縁膜28aを形成す
る。その後、導電層27をサイドウオールスペーサ絶縁膜
28aに対する導電層27のエツチング速度比が大きくなるR
IE法により、例えば導電層27が多結晶シリコン層の場合
は、CCl4等の塩素系ガスの雰囲気中でエツチングを再度
行ない、下地のゲート酸化膜23及びフイールド酸化膜22
をエツチングすることなく、前記サイドウオールスペー
サ絶縁膜28aの下方にのみ、導電層27を残す。続いて、
前記ゲート酸化膜23を所定のRIEエツチング条件下にお
いて、基板21をエツチングすることなく、前記ゲート酸
化膜23の導電層27及びゲート電極層24,25の直下部分を
除きエツチング除去する。次いで、基板１のソース・ド
レイン領域にAs+イオンを40KeV、５×1015ions/cm2の条
件でイオン注入して、900℃のN2熱処理を以つて、これ
を活性化させ、N+層29を形成する。続いて、全素子領域
にBPSG膜30を7000Å堆積し、これをパターニング法によ
り所定のコンタクト部31を形成した後、該コンタクト部
31上に１μｍ厚のAl配線層32を形成する。
斯くして、サイドウオールスペーサ絶縁膜28a形成時
における酸化シリコン膜28のエツチングによるフイール
ド酸化膜22及びゲート酸化膜23の膜減りが導電層27の介
在により防止できると共に、サイドウオールスペーサ絶
縁膜28a下に発生するホツトキヤリアが導電層27により
ゲート酸化膜23にトラツプされない。
（発明の効果） 以上詳細に説明した様に本発明によれば、サイドウオ
ール部のゲート酸化膜上にも自己制御的にゲート電極層
を電気的に接続する電極を有するので、サイドウオール
部のゲート酸化膜にホツトキヤリアがトラツプされな
い。よつて、動作試験初期段階のN-層の抵抗増大に伴う
gm特性の劣化等が防止できると共に、N-層の形成条件
（不純物の濃度分布及び接合深さ）のLDD構造の電界強
度を緩和させるための最適化が容易にできる。更に、サ
イドウオール部にもゲート電極があるため、トランジス
タ動作時にはサイドウオール部直下のN-層にも電荷が誘
起されるので、N-層の表面は電子がアキユムレートされ
る。よつて、トランジスタ動作時にはN-層の抵抗値が低
減され、gmの低減が防止できる。又、酸化シリコン膜の
下面には導電層が形成されているので、サイドウオール
スペーサ絶縁膜形成時のエツチングによるフイールド酸
化膜及びゲート酸化膜の膜減りが防止できる。更に又、
Ｐチヤネルトランジスタの場合、Ｎチヤネルトランジス
タと同様にサイドウオール部にゲート電極があるので、
オフセツトとなつたサイドウオール付埋め込みチヤネル
型のＰチヤネルトランジスタであつても、トランジスタ
動作時にはサイドウオール部直下にホールが誘起される
ため、gm特性の大幅な劣化が生じない等の特有の効果を
奏する。
【図面の簡単な説明】
第１図（ａ）乃至（ｅ）は本発明方法の実施例に係る工
程図、第２図（ａ）乃至（ｅ）は従来方法の工程図であ
る。 21……シリコン基板、22……フイールド酸化膜、23……
ゲート酸化膜、24,25……ゲート電極層、27……導電
層、28……酸化シリコン膜、28a……サイドウオールス
ペーサ絶縁膜。

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】シリコン基板上の所要位置にフィールド酸
    化膜とゲート酸化膜とを夫々形成する工程と、 該ゲート酸化膜上にゲート電極層を形成する工程と、 前記フィールド酸化膜、前記ゲート酸化膜及び前記ゲー
    ト電極層上に導電材より成る導電層を堆積する工程と、 該導電層上に酸化シリコン膜を堆積する工程と、 前記導電層をエッチングストッパーに、該酸化シリコン
    膜をRIE法によりエッチングして、前記ゲート電極層の
    側壁にサイドウォールスペーサ絶縁膜を形成する工程
    と、 前記ゲート酸化膜をエッチングストッパーに、前記導電
    層をRIE法によりエッチングして、前記サイドウォール
    スペーサ絶縁膜の下方に前記導電層を残す工程とを含む
    ことを特徴とする半導体装置の製造方法。
JP62070381A 1987-03-06 1987-03-26 半導体装置の製造方法 Expired - Lifetime JPH0834310B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP62070381A JPH0834310B2 (ja) 1987-03-26 1987-03-26 半導体装置の製造方法
US07/174,494 US4808544A (en) 1987-03-06 1988-03-28 LDD structure containing conductive layer between gate oxide and sidewall spacer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62070381A JPH0834310B2 (ja) 1987-03-26 1987-03-26 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS63237566A JPS63237566A (ja) 1988-10-04
JPH0834310B2 true JPH0834310B2 (ja) 1996-03-29

Family

ID=13429806

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62070381A Expired - Lifetime JPH0834310B2 (ja) 1987-03-06 1987-03-26 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US4808544A (ja)
JP (1) JPH0834310B2 (ja)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5191402A (en) * 1986-10-27 1993-03-02 Seiko Epson Corporation Semiconductor device having an inter-layer insulating film disposed between two wiring layers
US5612557A (en) * 1986-10-27 1997-03-18 Seiko Epson Corporation Semiconductor device having an inter-layer insulating film disposed between two wiring layers
KR920007787B1 (ko) * 1987-06-09 1992-09-17 세이꼬 엡슨 가부시끼가이샤 반도체 장치 및 그 제조방법
JP2537940B2 (ja) * 1988-01-08 1996-09-25 松下電器産業株式会社 Ｍｏｓ型半導体装置の製造方法
JPH02125433A (ja) * 1988-11-04 1990-05-14 Yamaha Corp Ｍｏｓ型トランジスタとその製法
US5212105A (en) * 1989-05-24 1993-05-18 Kabushiki Kaisha Toshiba Semiconductor device manufacturing method and semiconductor device manufactured thereby
US5286998A (en) * 1989-05-31 1994-02-15 Fujitsu Limited Semiconductor device having two transistors forming a memory cell and a peripheral circuit, wherein the impurity region of the first transistor is not subjected to an etching atmosphere
US4951100A (en) * 1989-07-03 1990-08-21 Motorola, Inc. Hot electron collector for a LDD transistor
WO1991002379A1 (fr) * 1989-07-27 1991-02-21 Seiko Instruments Inc. Transistor a effet de champ mis et procede de production d'un tel transistor
FR2654258A1 (fr) * 1989-11-03 1991-05-10 Philips Nv Procede pour fabriquer un dispositif a transistor mis ayant une electrode de grille en forme de "t" inverse.
JPH03220729A (ja) * 1990-01-25 1991-09-27 Nec Corp 電界効果型トランジスタの製造方法
US5102816A (en) * 1990-03-27 1992-04-07 Sematech, Inc. Staircase sidewall spacer for improved source/drain architecture
US4975385A (en) * 1990-04-06 1990-12-04 Applied Materials, Inc. Method of constructing lightly doped drain (LDD) integrated circuit structure
EP0456318B1 (en) * 1990-05-11 2001-08-22 Koninklijke Philips Electronics N.V. CMOS process utilizing disposable silicon nitride spacers for making lightly doped drain transistors
US5234850A (en) * 1990-09-04 1993-08-10 Industrial Technology Research Institute Method of fabricating a nitride capped MOSFET for integrated circuits
US5426327A (en) * 1990-10-05 1995-06-20 Nippon Steel Corporation MOS semiconductor with LDD structure having gate electrode and side spacers of polysilicon with different impurity concentrations
GB9127093D0 (en) * 1991-02-26 1992-02-19 Samsung Electronics Co Ltd Field-effect transistor
JP2633104B2 (ja) * 1991-05-21 1997-07-23 シャープ株式会社 半導体装置の製造方法
US5401994A (en) * 1991-05-21 1995-03-28 Sharp Kabushiki Kaisha Semiconductor device with a non-uniformly doped channel
US5244823A (en) * 1991-05-21 1993-09-14 Sharp Kabushiki Kaisha Process for fabricating a semiconductor device
US5182619A (en) * 1991-09-03 1993-01-26 Motorola, Inc. Semiconductor device having an MOS transistor with overlapped and elevated source and drain
US5221635A (en) * 1991-12-17 1993-06-22 Texas Instruments Incorporated Method of making a field-effect transistor
US5393685A (en) * 1992-08-10 1995-02-28 Taiwan Semiconductor Manufacturing Company Peeling free metal silicide films using rapid thermal anneal
US5411907A (en) * 1992-09-01 1995-05-02 Taiwan Semiconductor Manufacturing Company Capping free metal silicide integrated process
EP0591599B1 (en) * 1992-09-30 2001-12-19 STMicroelectronics S.r.l. Method of fabricating integrated devices, and integrated device produced thereby
EP0591598B1 (en) * 1992-09-30 1998-12-02 STMicroelectronics S.r.l. Method of fabricating non-volatile memories, and non-volatile memory produced thereby
US5568418A (en) * 1992-09-30 1996-10-22 Sgs-Thomson Microelectronics S.R.L. Non-volatile memory in an integrated circuit
US5369041A (en) * 1993-07-14 1994-11-29 Texas Instruments Incorporated Method for forming a silicon controlled rectifier
US5962898A (en) * 1994-04-11 1999-10-05 Texas Instruments Incorporated Field-effect transistor
US5506161A (en) * 1994-10-24 1996-04-09 Motorola, Inc. Method of manufacturing graded channels underneath the gate electrode extensions
US6074922A (en) * 1998-03-13 2000-06-13 Taiwan Semiconductor Manufacturing Company Enhanced structure for salicide MOSFET
JP4683817B2 (ja) * 2002-09-27 2011-05-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100625175B1 (ko) * 2004-05-25 2006-09-20 삼성전자주식회사 채널층을 갖는 반도체 장치 및 이를 제조하는 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930007195B1 (ko) * 1984-05-23 1993-07-31 가부시끼가이샤 히다찌세이사꾸쇼 반도체 장치와 그 제조 방법
US4727038A (en) * 1984-08-22 1988-02-23 Mitsubishi Denki Kabushiki Kaisha Method of fabricating semiconductor device
US4642878A (en) * 1984-08-28 1987-02-17 Kabushiki Kaisha Toshiba Method of making MOS device by sequentially depositing an oxidizable layer and a masking second layer over gated device regions
JPS61119078A (ja) * 1984-11-14 1986-06-06 Toshiba Corp Ｍｏｓ型半導体装置
US4754320A (en) * 1985-02-25 1988-06-28 Kabushiki Kaisha Toshiba EEPROM with sidewall control gate
JPH0656855B2 (ja) * 1985-05-08 1994-07-27 株式会社東芝 絶縁ゲ−ト型電界効果トランジスタ

Also Published As

Publication number Publication date
JPS63237566A (ja) 1988-10-04
US4808544A (en) 1989-02-28

Similar Documents

Publication Publication Date Title
US6388296B1 (en) CMOS self-aligned strapped interconnection
US4830971A (en) Method for manufacturing a semiconductor device utilizing self-aligned contact regions
US4808544A (en) LDD structure containing conductive layer between gate oxide and sidewall spacer
JPH0624226B2 (ja) スタック形ｃｍｏｓ装置の製造方法
JPS622708B2 (ja)
EP0054259A2 (en) Method of manufacturing a semiconductor device of the MIS type
US5668051A (en) Method of forming poly plug to reduce buried contact series resistance
US6699758B2 (en) Semiconductor device and method for manufacturing the same
JPH06151736A (ja) 半導体集積回路装置及びその製造方法
US6271570B1 (en) Trench-free buried contact
US5652154A (en) Method for manufacturing BiMOS device
JP3235091B2 (ja) Ｍｉｓ型半導体装置の製造方法
US6521517B1 (en) Method of fabricating a gate electrode using a second conductive layer as a mask in the formation of an insulating layer by oxidation of a first conductive layer
JPH10284438A (ja) 半導体集積回路及びその製造方法
JPH0666438B2 (ja) 半導体装置の製造方法
JP3043791B2 (ja) 半導体装置の製造方法
JP3240823B2 (ja) ＢｉＣＭＯＳ型半導体装置の製造方法
JPS6154661A (ja) 半導体装置の製造方法
JPH04186733A (ja) 半導体装置及びその製造方法
JPH0644604B2 (ja) 相補型半導体装置の製造方法
JPH05251446A (ja) 半導体装置及びその製造方法
JPH01260857A (ja) 半導体素子およびその製造方法
JPH0658965B2 (ja) 半導体装置の製造方法
JPH05267332A (ja) 半導体装置の製造方法
JPH0629531A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term