JPS58225754A - フレ−ム同期検出装置 - Google Patents
フレ−ム同期検出装置Info
- Publication number
- JPS58225754A JPS58225754A JP57109404A JP10940482A JPS58225754A JP S58225754 A JPS58225754 A JP S58225754A JP 57109404 A JP57109404 A JP 57109404A JP 10940482 A JP10940482 A JP 10940482A JP S58225754 A JPS58225754 A JP S58225754A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frame
- data
- pulse
- detection device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0602—Systems characterised by the synchronising information used
- H04J3/0617—Systems characterised by the synchronising information used the synchronising signal being characterised by the frequency or phase
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は音声信号をディジクル伝送する場合等に用いる
ことができるフレーノ、同期検出装置に関するものであ
る。
ことができるフレーノ、同期検出装置に関するものであ
る。
２ べ−１ｆ
従来例の構成とその問題点
従来、音声信号をディジタル伝送する場合にテ１／ ヒ
信９の水平同期信号のバックポーチにディンタル化され
た音声信号を入れて送ることが考えられた。この場合、
水平同期信号が音声信号に対しても同期信号になるので
、特別な同期手段を考慮する必要がなかった。ところが
、テレビ信号を用いずに、音声信号だけを伝送する場合
には同期手段を考慮する必要がある。
信９の水平同期信号のバックポーチにディンタル化され
た音声信号を入れて送ることが考えられた。この場合、
水平同期信号が音声信号に対しても同期信号になるので
、特別な同期手段を考慮する必要がなかった。ところが
、テレビ信号を用いずに、音声信号だけを伝送する場合
には同期手段を考慮する必要がある。
発明の目的
本発明は複数ビットのデータをシリアルに伝送する場合
にフレーム同期がとれているか盃かを検出することがで
きるフレーム同期検出装置を提供しようとするものであ
る。
にフレーム同期がとれているか盃かを検出することがで
きるフレーム同期検出装置を提供しようとするものであ
る。
発明の構成
本発明は複数ビットのデータをシリアルに並べこれらデ
ータのデータとデータとの間に１のフレームパルス捷た
は０のフレームパルスを交ＴｆＫ 挿入した信号を入力
信号とし、これらのフレーノ、パルスを抜き取るために
設けられた抜取パルスによ３ベーノ って上記シリアルに並べられたデータをデー１−シ抜き
取られた信号と、この抜き取られた信号に隣接するフレ
ームの信号とを排他的ＯＲ回路に加えこの排他的ＯＲ回
路の出力によシフレーム同期がとれているか否かを検出
することを特徴とするものである１、 実施例の吉先明 １ソ、］・本発明の実施例について図面を参照して説明
する。第１図の入力端イ１に第２図ａに示す信号を加え
る。この第２図ａに示す信号はたとえば３ｏピノ１−の
データａ１．ａ２．ａ３．ａ４ の間に１のフレーｌえ
パルヌＡとＯのフレームパルスＢとを交７Ｊに挿入した
ものである。入力端子２には第２図すに示ずビットクロ
ックが加えられる。
ータのデータとデータとの間に１のフレームパルス捷た
は０のフレームパルスを交ＴｆＫ 挿入した信号を入力
信号とし、これらのフレーノ、パルスを抜き取るために
設けられた抜取パルスによ３ベーノ って上記シリアルに並べられたデータをデー１−シ抜き
取られた信号と、この抜き取られた信号に隣接するフレ
ームの信号とを排他的ＯＲ回路に加えこの排他的ＯＲ回
路の出力によシフレーム同期がとれているか否かを検出
することを特徴とするものである１、 実施例の吉先明 １ソ、］・本発明の実施例について図面を参照して説明
する。第１図の入力端イ１に第２図ａに示す信号を加え
る。この第２図ａに示す信号はたとえば３ｏピノ１−の
データａ１．ａ２．ａ３．ａ４ の間に１のフレーｌえ
パルヌＡとＯのフレームパルスＢとを交７Ｊに挿入した
ものである。入力端子２には第２図すに示ずビットクロ
ックが加えられる。
また、カウンタ１１から第２図Ｃに示す抜取パルスが加
えられる。これらの信号、パルスはゲート３．４に加え
られ、ゲート３から第２図ｄに示す信号が得られる。こ
の場合は第２図ａの信号と抜取パルスとの同期がとれて
いる場合である。ゲ−１・３の信号ｄＤフリップフロッ
ク５に加えられ第２図ｅの信号が得られる。この信号は
次段のＤフリップフロップ６および排他的ＯＲ回路７に
加えられる。Ｄフリップフロップ６からは第２図ｆの信
号が得られ、この信号は上記υ１曲的ＯＲ回路７に加え
られる。この排他的ＯＲ回路７の出力は第２図ｇに示す
ように１の信号が得られる。この信号はｎビットシフト
レジスタ８に次々と送り込捷れ、並列になった出力をＡ
ＮＤゲート９に加える。
えられる。これらの信号、パルスはゲート３．４に加え
られ、ゲート３から第２図ｄに示す信号が得られる。こ
の場合は第２図ａの信号と抜取パルスとの同期がとれて
いる場合である。ゲ−１・３の信号ｄＤフリップフロッ
ク５に加えられ第２図ｅの信号が得られる。この信号は
次段のＤフリップフロップ６および排他的ＯＲ回路７に
加えられる。Ｄフリップフロップ６からは第２図ｆの信
号が得られ、この信号は上記υ１曲的ＯＲ回路７に加え
られる。この排他的ＯＲ回路７の出力は第２図ｇに示す
ように１の信号が得られる。この信号はｎビットシフト
レジスタ８に次々と送り込捷れ、並列になった出力をＡ
ＮＤゲート９に加える。
ｎビットの出力がすべて１になれば端子３にフレーム同
期がとれた検出信号が得られる。
期がとれた検出信号が得られる。
第３図に示すようにデータａ１中の１パルス、データａ
２中の１バルヌ、データａ５ 中の０パルス。
２中の１バルヌ、データａ５ 中の０パルス。
データａ４ 中の１バルヌがだ捷た１第３図Ｃの抜取
パルスに同期したとすると、デー１−３に第３図ｄに示
すパルスが得られる。このパルスでＤフリップフロップ
５を駆動すると、第３図ｅに示す信号が得られ、Ｄフリ
ップフロップ６から第３図ｆに示す信号が得られる。こ
の結果、排他的ＯＲ回路７から第３図ｇに示す信号が得
られる。これをｎピッ１−シフ１−レジスタ８に加え、
その出力をＡ６ベーノ ＮＤゲート９に加えると、その出力はＯとなり、同期が
とれていないことを示すことになる。この場合、とのＯ
をロジック回路１０を介してカウンタ１１に加え、抜取
パルスをシフ１−させ、これを繰返して第２図の同期が
とれる状態にする。
パルスに同期したとすると、デー１−３に第３図ｄに示
すパルスが得られる。このパルスでＤフリップフロップ
５を駆動すると、第３図ｅに示す信号が得られ、Ｄフリ
ップフロップ６から第３図ｆに示す信号が得られる。こ
の結果、排他的ＯＲ回路７から第３図ｇに示す信号が得
られる。これをｎピッ１−シフ１−レジスタ８に加え、
その出力をＡ６ベーノ ＮＤゲート９に加えると、その出力はＯとなり、同期が
とれていないことを示すことになる。この場合、とのＯ
をロジック回路１０を介してカウンタ１１に加え、抜取
パルスをシフ１−させ、これを繰返して第２図の同期が
とれる状態にする。
発明の効果
以上のように本発明は複数ビットのデータをシリアルに
伝送する場合に抜取パルスとフレームパルスが同期して
いるかを確実、かつ簡単に検出することができるもので
ある。
伝送する場合に抜取パルスとフレームパルスが同期して
いるかを確実、かつ簡単に検出することができるもので
ある。
第１図は本発明の一実施例におけるフレーム同期検出装
置のブロック線図、第２図、第３図は同装置説明のだめ
の波形図である。 １．２・・・・入力端子、３，４・・・・・・ゲート、
６゜６・・・・・・Ｄフリップフロップ、７・・・・・
・排他的ＯＲ回路、８・・・・・ｎビｙ ｌ・シフ１−
レジスタ、１１・・・・・・カウンタ、９・・・・・・
ＡＮＤゲート。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図
置のブロック線図、第２図、第３図は同装置説明のだめ
の波形図である。 １．２・・・・入力端子、３，４・・・・・・ゲート、
６゜６・・・・・・Ｄフリップフロップ、７・・・・・
・排他的ＯＲ回路、８・・・・・ｎビｙ ｌ・シフ１−
レジスタ、１１・・・・・・カウンタ、９・・・・・・
ＡＮＤゲート。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図
Claims (1)
- 複数ビットのデータをシリアルに並べ、これらデータの
データとデータとの間に１のフレームパルス捷たはＯの
フレームパルスを交互に挿入した信号を人力信号とし、
これらのフレームパルスを抜き取るために設けられだ抜
取パルスによって上記シリアルに並べられたデータをゲ
ートし、抜き取られた信号と、この抜き取られた信号に
隣接するフレームの信号とを排他的ＯＲ回路に加え、こ
の排他的ＯＲ回路の出力によりフレー１、同期がとれて
いるか否かを検出することを特徴とするフレーム同期検
出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57109404A JPS58225754A (ja) | 1982-06-24 | 1982-06-24 | フレ−ム同期検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57109404A JPS58225754A (ja) | 1982-06-24 | 1982-06-24 | フレ−ム同期検出装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58225754A true JPS58225754A (ja) | 1983-12-27 |
Family
ID=14509384
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57109404A Pending JPS58225754A (ja) | 1982-06-24 | 1982-06-24 | フレ−ム同期検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58225754A (ja) |
-
1982
- 1982-06-24 JP JP57109404A patent/JPS58225754A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2549492B2 (ja) | 映像信号の奇数／偶数フィールド検出装置 | |
| JPS58225754A (ja) | フレ−ム同期検出装置 | |
| JPH04105466A (ja) | 同期信号検出回路 | |
| JPH01174071A (ja) | 画像信号の同期パルス分離回路 | |
| JPS6143886A (ja) | デ−タ識別回路 | |
| JPH03259639A (ja) | フレーム同期方式 | |
| KR950003029B1 (ko) | 영상신호 처리 장치의 제어신호 발생방법 | |
| SU1401586A1 (ru) | Устройство дл контрол импульсных последовательностей | |
| JP2590935B2 (ja) | デジタル伝送データ再生回路 | |
| JPS6231286A (ja) | インタ−レ−スビデオ信号のフイ−ルド判別装置 | |
| JPH0623082Y2 (ja) | シリアル信号の受信回路 | |
| JPS6320932A (ja) | パリテイカウンタ | |
| JPS6195406A (ja) | 入出力制御装置 | |
| JPS62136182A (ja) | 奇偶判別回路 | |
| JPS61214877A (ja) | ビデオ信号処理装置 | |
| JPH03237879A (ja) | 同期分離回路 | |
| JPH05268209A (ja) | 非同期型信号抽出回路 | |
| JPH08223447A (ja) | 同期分離回路 | |
| JPS6016071A (ja) | ビデオ同期信号分離回路 | |
| JPS63279675A (ja) | フレ−ム信号生成回路 | |
| JPH01251886A (ja) | 信号抜取り装置 | |
| JPS62231576A (ja) | 文字放送用ゲ−ト信号の検出回路 | |
| JPS58225755A (ja) | フレ−ム同期装置 | |
| JPH0319536A (ja) | シリアル信号分離回路 | |
| JPH05167919A (ja) | ディジタルビデオ信号の同期及びデータ分離回路 |