JPS5823092A - 画像表示装置 - Google Patents
画像表示装置Info
- Publication number
- JPS5823092A JPS5823092A JP12203781A JP12203781A JPS5823092A JP S5823092 A JPS5823092 A JP S5823092A JP 12203781 A JP12203781 A JP 12203781A JP 12203781 A JP12203781 A JP 12203781A JP S5823092 A JPS5823092 A JP S5823092A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- video signal
- common electrode
- signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004973 liquid crystal related substance Substances 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 7
- 239000011521 glass Substances 0.000 claims description 3
- 230000000694 effects Effects 0.000 claims description 2
- 230000005669 field effect Effects 0.000 claims 2
- 239000004065 semiconductor Substances 0.000 claims 2
- 239000011159 matrix material Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 7
- 210000002858 crystal cell Anatomy 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は液晶を用い九画gII表示装置の構造及び駆動
方法に関するものであゐ。
方法に関するものであゐ。
従来の画像表示装置を第1図に示す。第1図はアナログ
信号を含む1惨を表示するものであり、液晶とMO日型
FITアレイを組み合わせて構成、されている。第1図
に於て、単位画素を構成するのけMOEIf!lPE7
1、信号蓄積用コンデンサ2、液晶セル3である。この
基本的な動作ヲ観明する。
信号を含む1惨を表示するものであり、液晶とMO日型
FITアレイを組み合わせて構成、されている。第1図
に於て、単位画素を構成するのけMOEIf!lPE7
1、信号蓄積用コンデンサ2、液晶セル3である。この
基本的な動作ヲ観明する。
まずMOB型FICT1iPチャネルとし、ゲートライ
ンXシにゲート信号としての負のパルス電圧が印加され
あと、FK71はオン状態となり、信号ライン7Jに印
加され九アナログのビデオ信号1jFIcT1を通して
コンデンサ2に充電される。負のパルス電圧が消滅すれ
ばFF1T 1はオフ状態となるが、通常FIIITの
リーク電流及び液晶セル3を流れる電流は非常に小さい
ので、コンデンサに充電されたビデオ信号に比例した電
圧は、かなりの時間保持され液晶セル罠印加されつづけ
る。そして、ゲート信号をXlからx++1 、 xi
+t・・・・・・と線順次に走査し、その位置に対応し
たビデオ信号を73,7J+1゜7J+2−・・・・・
より印加することにより全体の面憎が表示される。第2
図にlFETを含めた一画素の断面図を示す、Pチャネ
ルF!l!Tの場合、4けn型θ1基板、5,6けそれ
ぞれP+拡散I[塚でソース、ドレインであり、ソース
5け第1図の7J方向に接続さねている。7けゲート酸
化膜、8けゲート電極で、11方向に接続されているc
9は液晶セA・の画素電極として一方の電接を形成し
、かつ薄い酸化WII111により基板4との間にコン
デンサを形成している。12け液晶、13け対向電極で
透明電極となっており、画面全体共通電極となっている
。
ンXシにゲート信号としての負のパルス電圧が印加され
あと、FK71はオン状態となり、信号ライン7Jに印
加され九アナログのビデオ信号1jFIcT1を通して
コンデンサ2に充電される。負のパルス電圧が消滅すれ
ばFF1T 1はオフ状態となるが、通常FIIITの
リーク電流及び液晶セル3を流れる電流は非常に小さい
ので、コンデンサに充電されたビデオ信号に比例した電
圧は、かなりの時間保持され液晶セル罠印加されつづけ
る。そして、ゲート信号をXlからx++1 、 xi
+t・・・・・・と線順次に走査し、その位置に対応し
たビデオ信号を73,7J+1゜7J+2−・・・・・
より印加することにより全体の面憎が表示される。第2
図にlFETを含めた一画素の断面図を示す、Pチャネ
ルF!l!Tの場合、4けn型θ1基板、5,6けそれ
ぞれP+拡散I[塚でソース、ドレインであり、ソース
5け第1図の7J方向に接続さねている。7けゲート酸
化膜、8けゲート電極で、11方向に接続されているc
9は液晶セA・の画素電極として一方の電接を形成し
、かつ薄い酸化WII111により基板4との間にコン
デンサを形成している。12け液晶、13け対向電極で
透明電極となっており、画面全体共通電極となっている
。
14け表面のガラス基鈑を示し、10け絶釘膜を示す。
このような構成では液晶に印加される電圧の極性は一方
向であり11、駆動となる。従って、液晶の寿命が短い
など渭頼性の点で大傘か欠点があった。そこでこのよう
な欠点を解消するため、第3図に示すように共通1[極
を行方向に分割して、ゲート信号ラインX1 、 Xi
+l 、 X1+2・・・・・・と、共通電極ライン5
!1 、 X1+1 、 ff11+2・・・・・・を
同期して線順次走査し、ビデオ信号と共通電極電位を同
時にルー転させて交流駆動するという提案がされている
。(特開昭55−120095)。しかし、このような
方法では、例えば240X240画素の表示を行なう場
合、共通電極を240分割して回路を接続する必要があ
り、実装が非常にむずかしいという欠点があった。
向であり11、駆動となる。従って、液晶の寿命が短い
など渭頼性の点で大傘か欠点があった。そこでこのよう
な欠点を解消するため、第3図に示すように共通1[極
を行方向に分割して、ゲート信号ラインX1 、 Xi
+l 、 X1+2・・・・・・と、共通電極ライン5
!1 、 X1+1 、 ff11+2・・・・・・を
同期して線順次走査し、ビデオ信号と共通電極電位を同
時にルー転させて交流駆動するという提案がされている
。(特開昭55−120095)。しかし、このような
方法では、例えば240X240画素の表示を行なう場
合、共通電極を240分割して回路を接続する必要があ
り、実装が非常にむずかしいという欠点があった。
そこで、本発明は交流駆動が可能で、しかも実装が容易
な画像表示装置を供することを目的とするものである。
な画像表示装置を供することを目的とするものである。
以下図面に従い本発明の説明をしていく。
第4図に本発明の表示製蓋の構成例を示す。
MO8型FHiT1.信号蓄積用コンデンサ2.液晶セ
ル5は従来と同様であるが、共通を極ラインが蝮数行共
通になっており、第4図ではゲート信号ライン1本に対
して、一本の共通11極が設けられた例を示しである。
ル5は従来と同様であるが、共通を極ラインが蝮数行共
通になっており、第4図ではゲート信号ライン1本に対
して、一本の共通11極が設けられた例を示しである。
したがって第4図の例ではゲートラインの本数すなわち
、画素の行方向の本数のi/iの共通電極ラインがある
。
、画素の行方向の本数のi/iの共通電極ラインがある
。
第5図は周辺駆動回路を含めた本発明の一実施例を示す
ブロック図である。
ブロック図である。
15は垂直同期信号入力端子、16は分周回路。
17ijT−タイプフリップフロップ(JJ下T −F
Fと略す)、18#−i映像信号入力端子、19は映像
信号反転回路、20は映伸信号をサンプルして各信号ラ
インに送りめすサンプルホールド回路、21けクロック
信号入力端子、 22Vi行方向(X方向)シフトレジ
スタ用クロック入力端子であり、実際には水平同期信号
が入力される。23¥′ix方向シフトレジスタ、24
Vi水平同期信号入力端子、25け共通電極シフトレジ
スタ用クロック発生口路。
Fと略す)、18#−i映像信号入力端子、19は映像
信号反転回路、20は映伸信号をサンプルして各信号ラ
インに送りめすサンプルホールド回路、21けクロック
信号入力端子、 22Vi行方向(X方向)シフトレジ
スタ用クロック入力端子であり、実際には水平同期信号
が入力される。23¥′ix方向シフトレジスタ、24
Vi水平同期信号入力端子、25け共通電極シフトレジ
スタ用クロック発生口路。
26Vi共通W極用シフトレジスタである。分周回1i
F16(D出力ViT−F F17 、 共通teiシ
フトレジスタ用クワクロック発生回路、共通電極用シフ
トレジスタ26に入力さfi、T−FF1)の出力は映
倫信号反転回路19に入力され、映像信号反転回路19
の出力はサンプルホールド回路20に入力される。サン
プルホールド回路20にはj本の信号ライン(y+〜7
J)が接続さtている。X方向シフトレジスタ23には
、この例では41本のゲート信号ライン(XI〜x41
)が接続されている。
F16(D出力ViT−F F17 、 共通teiシ
フトレジスタ用クワクロック発生回路、共通電極用シフ
トレジスタ26に入力さfi、T−FF1)の出力は映
倫信号反転回路19に入力され、映像信号反転回路19
の出力はサンプルホールド回路20に入力される。サン
プルホールド回路20にはj本の信号ライン(y+〜7
J)が接続さtている。X方向シフトレジスタ23には
、この例では41本のゲート信号ライン(XI〜x41
)が接続されている。
共通電極シフトレジ玉タ用クロック発生回路、共通電極
シフトレジスタ用クロック発生回路25には分周回路1
6の出力と水平同期信号が入力され、共通電極シフトレ
ジスタ用クロック発生回路25の出力は共通電極用シフ
トレジスタ2乙に入力され、その出力は分割された共通
11枠M4〜z4に接続される。なお第5図の°例では
共通9L極の分割数を4としであるが、分割数は2以上
であればいくらでも良い。
シフトレジスタ用クロック発生回路25には分周回路1
6の出力と水平同期信号が入力され、共通電極シフトレ
ジスタ用クロック発生回路25の出力は共通電極用シフ
トレジスタ2乙に入力され、その出力は分割された共通
11枠M4〜z4に接続される。なお第5図の°例では
共通9L極の分割数を4としであるが、分割数は2以上
であればいくらでも良い。
第6図は第5図の回路のタイムチャートであり、第5.
第6図に従い動作の荘明をする。aは垂直同期信号であ
り、その周期(J−J、下τVと略す)は約16.7
m5ecである。’b#′i分周回路160川力であり
、第6図の例では1/4分周回路である。したがって垂
直同期信号aのパルス4個に1個の割で分周出力すのパ
ルスが出力さrる。念だし、この分周回数は第5図の共
通電極の分割数とけ全く無関係に選ぶことができる。た
とえば第5図の例では共通電極の分割数は4であるが、
分周回数は2.5,4.・・・・・・のいくっでも良い
。ただ共通電極の分割数(以下Nと略す)と垂直同期信
号の分周回数(以下Xと略す)は画面の鮮明さによって
のみ決定される。これについてij後に鰭明する。分周
出力すをT−FF17のT端子に入力することによりそ
の出力けCのように1と0が反転する。
第6図に従い動作の荘明をする。aは垂直同期信号であ
り、その周期(J−J、下τVと略す)は約16.7
m5ecである。’b#′i分周回路160川力であり
、第6図の例では1/4分周回路である。したがって垂
直同期信号aのパルス4個に1個の割で分周出力すのパ
ルスが出力さrる。念だし、この分周回数は第5図の共
通電極の分割数とけ全く無関係に選ぶことができる。た
とえば第5図の例では共通電極の分割数は4であるが、
分周回数は2.5,4.・・・・・・のいくっでも良い
。ただ共通電極の分割数(以下Nと略す)と垂直同期信
号の分周回数(以下Xと略す)は画面の鮮明さによって
のみ決定される。これについてij後に鰭明する。分周
出力すをT−FF17のT端子に入力することによりそ
の出力けCのように1と0が反転する。
dの映像信号は極性が反転していないが、映像信号反転
回路19を通ると8のように周期的に映像信号が反転す
る。その制御はT−F F出力Cによって行なわれる。
回路19を通ると8のように周期的に映像信号が反転す
る。その制御はT−F F出力Cによって行なわれる。
すなわち第6図中T−FF出力Cの1.0期間は映像信
号dの極性が反転しない期間であり、tsの期間は極性
が反転する期間である。この周期的に反転する映像信号
θがサンプルホールド回路20に入力され、クロック入
力端子21の端子から入力されるクロック信号によりサ
ンプルされ、サンプルされた信号は信号ラインy1〜7
jに送られる。1fij”方向シフトレジスタの動作開
始を与えるパルスであり、周期は垂直同期信号と同一で
ある。gkix方同シフトレジスタ用のクロック信号で
あり、通常は水平同期信号を使用する。したがってその
周期は約655μ冠である。クロック信号gによりX方
向シフトレジスタ出力は”1mxlp・・・・・・と1
1次パルスを出力する。第6図中”1 # ”* *・
・・・・・の負のパルスが出ている間だけ、そのXライ
ンは選択される。hFi共通鵠椿シフトレジスタ用クロ
ック発生回路25によって作られるパルスであり、分周
出力すとクロック信号gから作られる。第6図の実施例
では共通電極け4分割され、さらに分周出力bll″j
垂直同期信号を4回分周して得られるので、分周出力す
のパルスが入力された稜の最初の1フイールドの間にク
ロックhけ4個のパルスを出力し、坩後の5フイールド
の間はパルスを出力しない。したがって期間tH(ある
いはts)の間に計4個のパルスf7rltl力する。
号dの極性が反転しない期間であり、tsの期間は極性
が反転する期間である。この周期的に反転する映像信号
θがサンプルホールド回路20に入力され、クロック入
力端子21の端子から入力されるクロック信号によりサ
ンプルされ、サンプルされた信号は信号ラインy1〜7
jに送られる。1fij”方向シフトレジスタの動作開
始を与えるパルスであり、周期は垂直同期信号と同一で
ある。gkix方同シフトレジスタ用のクロック信号で
あり、通常は水平同期信号を使用する。したがってその
周期は約655μ冠である。クロック信号gによりX方
向シフトレジスタ出力は”1mxlp・・・・・・と1
1次パルスを出力する。第6図中”1 # ”* *・
・・・・・の負のパルスが出ている間だけ、そのXライ
ンは選択される。hFi共通鵠椿シフトレジスタ用クロ
ック発生回路25によって作られるパルスであり、分周
出力すとクロック信号gから作られる。第6図の実施例
では共通電極け4分割され、さらに分周出力bll″j
垂直同期信号を4回分周して得られるので、分周出力す
のパルスが入力された稜の最初の1フイールドの間にク
ロックhけ4個のパルスを出力し、坩後の5フイールド
の間はパルスを出力しない。したがって期間tH(ある
いはts)の間に計4個のパルスf7rltl力する。
分周回数が異なり、共通tr棒の公害11回数が同じ場
合についてはクロックhの波形が異なる。
合についてはクロックhの波形が異なる。
この例を第7図に示す。第7図は分周回数が2であり、
共通電極の分割数が4の場合である。共通W極の分割数
4は変わらないが、分周回数が2であるので2フイール
ド毎にクロックh K ld 4つのパルスが出力され
る。さて話を第6図に戻すと、クロックhが共通w極シ
フトレジスタ26のクロックとなるので、クロックhに
パルスが出力される度に共通電極(z1〜Z、)は極性
を反転する。
共通電極の分割数が4の場合である。共通W極の分割数
4は変わらないが、分周回数が2であるので2フイール
ド毎にクロックh K ld 4つのパルスが出力され
る。さて話を第6図に戻すと、クロックhが共通w極シ
フトレジスタ26のクロックとなるので、クロックhに
パルスが出力される度に共通電極(z1〜Z、)は極性
を反転する。
ここで映像信号の接柱の反転と同期して共通電極の極性
を反転させる理由を第8図に従い欽明する。第8図(a
)は既に提案されている交流1動の一方式である。すな
わち共通電極を一定値(v。
を反転させる理由を第8図に従い欽明する。第8図(a
)は既に提案されている交流1動の一方式である。すな
わち共通電極を一定値(v。
レベル)とし、映像信号’f−Voレベルの両側でプラ
スとマイナスに極性反転する方法である。[7かしなが
ら、この方法ではビデオ信号のダイナミックレンジを電
源WFEの半分以下しか取れず、充分なコントラストを
得るためには電源電圧をかなり高く取る必要があり消費
電力の点で無駄である。
スとマイナスに極性反転する方法である。[7かしなが
ら、この方法ではビデオ信号のダイナミックレンジを電
源WFEの半分以下しか取れず、充分なコントラストを
得るためには電源電圧をかなり高く取る必要があり消費
電力の点で無駄である。
そこで第8図(b)のように映像信号の極性を反転し、
反転した映像信号を同一のダイナミックレンジを使用し
、同時に共通!橙もVOHとVOLで反転させる方法が
考えられる。これが映像信号の反転と同時に共通電極を
切り換える理由である。
反転した映像信号を同一のダイナミックレンジを使用し
、同時に共通!橙もVOHとVOLで反転させる方法が
考えられる。これが映像信号の反転と同時に共通電極を
切り換える理由である。
次に共通電極の分割数(N)と垂直同期信号の分周回数
(K)との関係について述べ、最低限必要な分割数につ
いて述べる。分割数を決定するのけ画質であり、画質の
肝価値として次のような値を考えることができる。
(K)との関係について述べ、最低限必要な分割数につ
いて述べる。分割数を決定するのけ画質であり、画質の
肝価値として次のような値を考えることができる。
ここでτPけ画像がポジ表示されている時間、τNは画
像がネガ表示されている時間すなわち白黒が反転して見
える時間である。本発明によればゲートライン(xl)
複数本に対して、共通11%が1本対応するわけである
が、この方式によれば共通triの反転タイミングと、
複数本のゲートラインのうち何本目のゲートラインがO
Nになるかのタイミングによって、各ゲートラインのポ
ジ表示とネガ表示の時間の割合が異なってぐる。たとえ
ば第1行目のゲートラインがONするタイミングに合わ
せて共通電極を反転させれば、1本のゲートラインが共
通の場合、第1番目のゲートラインが最もネガ表示の割
合が大きくなる。
像がネガ表示されている時間すなわち白黒が反転して見
える時間である。本発明によればゲートライン(xl)
複数本に対して、共通11%が1本対応するわけである
が、この方式によれば共通triの反転タイミングと、
複数本のゲートラインのうち何本目のゲートラインがO
Nになるかのタイミングによって、各ゲートラインのポ
ジ表示とネガ表示の時間の割合が異なってぐる。たとえ
ば第1行目のゲートラインがONするタイミングに合わ
せて共通電極を反転させれば、1本のゲートラインが共
通の場合、第1番目のゲートラインが最もネガ表示の割
合が大きくなる。
本発明の如く共通電極を対向する第一′#I極祷数分ま
とめて、共通電極の本数を滅らす方式では一定期間ネガ
表示されるのけさけられないが、ポジ表示期間が充分長
ければ画質上は全く問題ない。
とめて、共通電極の本数を滅らす方式では一定期間ネガ
表示されるのけさけられないが、ポジ表示期間が充分長
ければ画質上は全く問題ない。
g値は、その画質を定量的に評価する値であるが、a=
−1けτ工=0、すなわち常にネガ表示、α=0けτP
=τNであり、画面は灰色になり、α=1はτN=0
で画面が常に正常表示されていることを示す。したがっ
てグけ1に近いほど画質は良好であると言えるが、1で
ある必要はなく、我々はおおむネ、≧・(19)で♂あ
れ・ば画質としては充分であることを確認している。第
9図は分周回数Kをパラメータとして共通電極分割数N
とαの関係を示している。垂直同期信号の周期け” 7
m冠(60Hz)であるから、K=1とけ第6図中分
周出力すの周期が314 mnet(30Hz)であり
、K=2rとh分周出力すの周期が66.8 m5ec
(15Hz 片あることを意味する。すなわちKが大き
い程映像信号の反転周期が長くなることを意味する。第
9図よりわかるようにa−≧α9であるためにけN=5
の場合に:4 、N=4の場合に=3.・・・・・・で
あり共通電極の分割数が少ない、程、映像信号の反転周
期が長くても良い(すなわちKの値が大きい)ことを表
わしている。こn’を別の表わし方で示すと肌10図の
ようになる。第10図にα≧[19以上となるNとKO
量関係示した図であり、図中ハツチングをほどこした部
分がα≧0.9であり、充分な画質が得られる部分であ
る。たとえば実用的な共通電極め分割数の一例であるN
=4についてけに≦3つまり垂直同期信号を1/3に分
周した反転周期ならば良いことを示す。共通電極の分割
数Nは実装に大きな影響を与える。共通電極を各ライン
ごとに分割すると画像数にもよるがN=200ぐらいは
必要であり、実装は非常に困難である。しかし本発明の
ように映像信号の反転を各フィールド毎ではなく、数フ
ィールドに1回の割で反転させることにより、N−2〜
10程度でも充分な画質が得られる。1J=2〜10な
らば実装上図ら問題はない。
−1けτ工=0、すなわち常にネガ表示、α=0けτP
=τNであり、画面は灰色になり、α=1はτN=0
で画面が常に正常表示されていることを示す。したがっ
てグけ1に近いほど画質は良好であると言えるが、1で
ある必要はなく、我々はおおむネ、≧・(19)で♂あ
れ・ば画質としては充分であることを確認している。第
9図は分周回数Kをパラメータとして共通電極分割数N
とαの関係を示している。垂直同期信号の周期け” 7
m冠(60Hz)であるから、K=1とけ第6図中分
周出力すの周期が314 mnet(30Hz)であり
、K=2rとh分周出力すの周期が66.8 m5ec
(15Hz 片あることを意味する。すなわちKが大き
い程映像信号の反転周期が長くなることを意味する。第
9図よりわかるようにa−≧α9であるためにけN=5
の場合に:4 、N=4の場合に=3.・・・・・・で
あり共通電極の分割数が少ない、程、映像信号の反転周
期が長くても良い(すなわちKの値が大きい)ことを表
わしている。こn’を別の表わし方で示すと肌10図の
ようになる。第10図にα≧[19以上となるNとKO
量関係示した図であり、図中ハツチングをほどこした部
分がα≧0.9であり、充分な画質が得られる部分であ
る。たとえば実用的な共通電極め分割数の一例であるN
=4についてけに≦3つまり垂直同期信号を1/3に分
周した反転周期ならば良いことを示す。共通電極の分割
数Nは実装に大きな影響を与える。共通電極を各ライン
ごとに分割すると画像数にもよるがN=200ぐらいは
必要であり、実装は非常に困難である。しかし本発明の
ように映像信号の反転を各フィールド毎ではなく、数フ
ィールドに1回の割で反転させることにより、N−2〜
10程度でも充分な画質が得られる。1J=2〜10な
らば実装上図ら問題はない。
第9図、第10図のit算値は一例であり、共通電極の
反転のタイミングを変えることにより若干aの値は異な
る。すなわち反転タイミング全1対回する1行の椰−f
r′VIIの中心あたりにすれば、同一のN、に値での
g値はさらに大きくなり、画質は向上する。
反転のタイミングを変えることにより若干aの値は異な
る。すなわち反転タイミング全1対回する1行の椰−f
r′VIIの中心あたりにすれば、同一のN、に値での
g値はさらに大きくなり、画質は向上する。
以上述べたように本発明は共通電極をいくつかに分割し
、また垂直同期信号を分周して、その分周出力に従って
映像信号の切り換えおよび共通電極の線順次反転を行な
うことにより、共通電極の分割数を極めて少なくしても
充分な画質が得られ、実装が非常に容易になるという大
きな効果を有する。
、また垂直同期信号を分周して、その分周出力に従って
映像信号の切り換えおよび共通電極の線順次反転を行な
うことにより、共通電極の分割数を極めて少なくしても
充分な画質が得られ、実装が非常に容易になるという大
きな効果を有する。
第1図は従来の画像表示装置を示す回路図、第2図は表
示画素の断面図、第5図は共通電極を分割し急従来の画
像表示装置の回路図、第4図は本発明になる画像表示装
置の回路図、第5図は周辺の駆動回路を含めた本発明の
ブロック図、第6図は本発明の一実施例のタイムチャー
ト、第7図は本発明の他の実施例のタイムチャート、第
8図(a)は従来の交流駆動の波形図、第8図(b)は
本発明の交流駆動の波形図、第9図は垂直同期信号の分
周回数K(すなわち映倫信号の反転周期)をパラメータ
とした共通電極とαの関係を示すグラフ、第10図は良
好な画質が得られるNおよびKの値の1凹を示す曲明図
である。 5・・・・・・表示画素 4・・・・・・n型81基
板5.6・・・・・・1°十拡散領域 7・・・・・・
ゲート酸化膜8・・・・・・ゲート電極 9・・・・・
・液晶セルの一万の画素電極10・・・・・・絶縁膜
11・・・・・・凄い酸化膜12・・・・・・液晶
15・・・・・・共通電極14・・・・・・ガラス基板 15・・・・・・垂直同期信号入力端子 16・・・分
周回路17・・・・・・Tタイプフリップフロップ18
・・・・・・映像信号入力端子 19・・・・・・映像信号反転回路 20・・・・・・サンプルボールド回路21・・・・・
・クロック入力端子 22・・・・・・クロック入力端子 25・・・・・・シフトレジスタ 24・・・・・・水平同期信号入力端子25・・・・・
・共通電極用クロック発生回路26・・・・・・共通電
極用シフトレジスタ以 上 出願人 株式会社 第二精工台 代理人 弁理士 最上 務 jI3図 0 −−−−−−−−−−−− −一−第8図(I)
) 第9図 〜−→− 第10図 −Th
示画素の断面図、第5図は共通電極を分割し急従来の画
像表示装置の回路図、第4図は本発明になる画像表示装
置の回路図、第5図は周辺の駆動回路を含めた本発明の
ブロック図、第6図は本発明の一実施例のタイムチャー
ト、第7図は本発明の他の実施例のタイムチャート、第
8図(a)は従来の交流駆動の波形図、第8図(b)は
本発明の交流駆動の波形図、第9図は垂直同期信号の分
周回数K(すなわち映倫信号の反転周期)をパラメータ
とした共通電極とαの関係を示すグラフ、第10図は良
好な画質が得られるNおよびKの値の1凹を示す曲明図
である。 5・・・・・・表示画素 4・・・・・・n型81基
板5.6・・・・・・1°十拡散領域 7・・・・・・
ゲート酸化膜8・・・・・・ゲート電極 9・・・・・
・液晶セルの一万の画素電極10・・・・・・絶縁膜
11・・・・・・凄い酸化膜12・・・・・・液晶
15・・・・・・共通電極14・・・・・・ガラス基板 15・・・・・・垂直同期信号入力端子 16・・・分
周回路17・・・・・・Tタイプフリップフロップ18
・・・・・・映像信号入力端子 19・・・・・・映像信号反転回路 20・・・・・・サンプルボールド回路21・・・・・
・クロック入力端子 22・・・・・・クロック入力端子 25・・・・・・シフトレジスタ 24・・・・・・水平同期信号入力端子25・・・・・
・共通電極用クロック発生回路26・・・・・・共通電
極用シフトレジスタ以 上 出願人 株式会社 第二精工台 代理人 弁理士 最上 務 jI3図 0 −−−−−−−−−−−− −一−第8図(I)
) 第9図 〜−→− 第10図 −Th
Claims (1)
- ガラス等の絶縁基板上に形成された半導体層、または半
導体基板上に行列状に電界効果トランジスタが形成され
、前記電界効果トランジスタの一方の端子を第一電極と
し、前記第−電極上忙液晶を介して設置された透光性基
板上の透明電極を第二電極とし九画倫表示装置に於て、
前記第二電極は夢数行の前記第一電極と対向する幅で行
方向に分釧されており、前記第一電極に印加されるビデ
オ信号の罹件を反転させる手段と、前記第二電極の電圧
の極性をM順次に反転させる手段と、ビデオ信号の垂直
同期信号を分周する回路とを具備し、前記垂直同期信号
分周回路の出力によって定まる周期でビデオ信号の極性
を反転させ、同時に前期第二電極の極性ttS順次反転
させる手段を有していることt%命とするiii俸表示
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12203781A JPS5823092A (ja) | 1981-08-04 | 1981-08-04 | 画像表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12203781A JPS5823092A (ja) | 1981-08-04 | 1981-08-04 | 画像表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5823092A true JPS5823092A (ja) | 1983-02-10 |
| JPH0222393B2 JPH0222393B2 (ja) | 1990-05-18 |
Family
ID=14826029
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12203781A Granted JPS5823092A (ja) | 1981-08-04 | 1981-08-04 | 画像表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5823092A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08248929A (ja) * | 1996-02-08 | 1996-09-27 | Sanyo Electric Co Ltd | 液晶表示装置 |
| JPH08248930A (ja) * | 1996-02-08 | 1996-09-27 | Sanyo Electric Co Ltd | 液晶表示装置 |
| JP2008146009A (ja) * | 2006-12-07 | 2008-06-26 | Lg Phillips Lcd Co Ltd | 液晶表示装置及びその駆動方法 |
-
1981
- 1981-08-04 JP JP12203781A patent/JPS5823092A/ja active Granted
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08248929A (ja) * | 1996-02-08 | 1996-09-27 | Sanyo Electric Co Ltd | 液晶表示装置 |
| JPH08248930A (ja) * | 1996-02-08 | 1996-09-27 | Sanyo Electric Co Ltd | 液晶表示装置 |
| JP2008146009A (ja) * | 2006-12-07 | 2008-06-26 | Lg Phillips Lcd Co Ltd | 液晶表示装置及びその駆動方法 |
| US8232946B2 (en) | 2006-12-07 | 2012-07-31 | Lg Display Co., Ltd. | Liquid crystal display and driving method thereof |
| KR101351373B1 (ko) * | 2006-12-07 | 2014-01-15 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 구동방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0222393B2 (ja) | 1990-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4455576A (en) | Picture display device | |
| US9466251B2 (en) | Picture display device and method of driving the same | |
| US4393380A (en) | Liquid crystal display systems | |
| US4779085A (en) | Matrix display panel having alternating scan pulses generated within one frame scan period | |
| EP0351253B1 (en) | Liquid crystal projection apparatus and driving method thereof | |
| JPS6249399A (ja) | 表示装置 | |
| JPH0228873B2 (ja) | ||
| US4556880A (en) | Liquid crystal display apparatus | |
| JPH052208B2 (ja) | ||
| US8462093B2 (en) | Display device and driving method of display device | |
| JP2001075534A (ja) | 液晶表示装置 | |
| KR100549321B1 (ko) | 평면표시장치와 그 제조방법 | |
| JPH04309920A (ja) | 液晶表示装置の駆動方法 | |
| JPH11352462A (ja) | 液晶表示装置およびその駆動方法 | |
| JPH0611731A (ja) | アクティブマトリクス液晶表示装置 | |
| JPS5823092A (ja) | 画像表示装置 | |
| JP2874190B2 (ja) | 液晶ディスプレイ装置 | |
| JPH0244189B2 (ja) | ||
| US20040150600A1 (en) | Liquid-crystal apparatus, driving method therefor, and electronic unit | |
| JPH0458036B2 (ja) | ||
| JP2000029437A (ja) | 表示駆動回路 | |
| GB2096815A (en) | Liquid crystal picture display device | |
| US6630919B1 (en) | Optical modulator and integrated circuit therefor | |
| JPH09325348A (ja) | 液晶表示装置 | |
| JPH02196218A (ja) | 液晶表示装置の駆動方法 |