JPH0222393B2 - - Google Patents

Info

Publication number
JPH0222393B2
JPH0222393B2 JP12203781A JP12203781A JPH0222393B2 JP H0222393 B2 JPH0222393 B2 JP H0222393B2 JP 12203781 A JP12203781 A JP 12203781A JP 12203781 A JP12203781 A JP 12203781A JP H0222393 B2 JPH0222393 B2 JP H0222393B2
Authority
JP
Japan
Prior art keywords
electrode
common electrode
video signal
signal
polarity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP12203781A
Other languages
English (en)
Other versions
JPS5823092A (ja
Inventor
Masato Takahashi
Hitoshi Kamamori
Hideo Hoshi
Yoshio Hatsutori
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP12203781A priority Critical patent/JPS5823092A/ja
Publication of JPS5823092A publication Critical patent/JPS5823092A/ja
Publication of JPH0222393B2 publication Critical patent/JPH0222393B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Description

【発明の詳細な説明】 本発明は液晶を用いた画像表示装置の構造及び
駆動方法に関するものである。
従来の画像表示装置を第1図に示す。第1図は
アナログ信号を含む画像を表示するものであり、
液晶とMOS型FETアレイを組み合わせて構成さ
れている。第1図に於て、単位画素を構成するの
はMOS型FET1、信号蓄積用コンデンサ2、液
晶セル3である。この基本的な動作を説明する。
まずMOS型FETをPチヤンネルとし、ゲートラ
インxiにゲート信号としての負のパルス電圧が印
加されると、FET1はオン状態となり、信号ラ
インyjに印加されたアナログのビデオ信号はFET
1を通してコンデンサ2に充電される。負のパル
ス電圧が消滅すればFET1はオフ状態となるが、
通常FETのリーク電流及び液晶セル3を流れる
電流は非常に小さいので、コンデンサに充電され
たビデオ信号に比例した電圧は、かなりの時間保
持され液晶セルに印加されつづける。そして、ゲ
ート信号をxiからxi+1,xi+2……と線順次に走査
し、その位置に対応したビデオ信号をyj,yj+1
yj+2……より印加することにより全体の画像が表
示される。第2図にFETを含めた一画素の断面
図を示す。PチヤンネルFETの場合、4はn型si
基板、5,6はそれぞれP+拡散領域でソース、
ドレインであり、ソース5は第1図のyj方向に接
続されている。7はゲート酸化膜、8はゲート電
極で、xi方向に接続されている。9は液晶セルの
画素電極として一方の電極を形成し、かつ薄い酸
化膜11により基板4との間にコンデンサを形成
している。12は液晶、13は対向電極で透明電
極となつており、画面全体共通電極となつてい
る。14は表面のガラス基板を示し、10は絶縁
膜を示す。このような構成では液晶に印加される
電圧の極性は一方向であり直流駆動となる。従つ
て、液晶の寿命が短いなど信頼性の点で大きな欠
点があつた。そこでこのような欠点を解消するた
め、第3図に示すように共通電極を行方向に分割
して、ゲート信号ラインxi,xi+1,xi+2……と、
共通電極ラインzi,zi+1,zi+2……を同期して線順
次走査し、ビデオ信号と共通電極電位を同時に反
転させて交流駆動するという提案がされている。
(特開昭55−120095)。しかし、このような方法で
は、例えば240×240画素の表示を行なう場合、共
通電極を240分割して回路を接続する必要があり、
実装が非常にむずかしいという欠点があつた。
そこで、本発明は交流駆動が可能で、しかも実
装が容易な画像表示装置を供することを目的とす
るものである。
以下図面に従い本発明の説明をしていく。
第4図に本発明の表示装置の構成例を示す。
MOS型FET1、信号蓄積用コンデンサ2、液晶
セル3は従来と同様であるが、共通電極ラインが
複数行共通になつており、第4図ではゲート信号
ライン1本に対して、一本の共通電極が設けられ
た例を示してある。したがつて第4図の例ではゲ
ートラインの本数すなわち、画素の行方向の本数
の1/iの共通電極ラインがある。
第5図は周辺駆動回路を含めた本発明の一実施
例を示すブロツク図である。
15は垂直同期信号入力端子、16は分周回
路、17はT−タイプフリツプフロツプ(以下T
−FFと略す)、18は映像信号入力端子、19は
映像信号反転回路、20は映像信号をサンプルし
て各信号ラインに送り出すサンプルホールド回
路、21はクロツク信号入力端子、22は行方向
(x方向)シフトレジスタ用クロツク入力端子で
あり、実際には水平同期信号が入力される。23
はx方向シフトレジスタ、24は水平同期信号入
力端子、25は共通電極シフトレジスタ用クロツ
ク発生回路、26は共通電極用シフトレジスタで
ある。分周回路16の出力はT−FF17、共通
電極シフトレジスタ用クロツク発生回路25、共
通電極用シフトレジスタ26に入力され、T−
FF17の出力は映像信号反転回路19に入力さ
れ、映像信号反転回路19の出力はサンプルホー
ルド回路20に入力される。サンプルホールド回
路20にはj本の信号ラインy1〜yjが接続されて
いる。x方向シフトレジスタ23には、この例で
は4i本のゲート信号ラインx1〜x4iが接続されてい
る。共通電極シフトレジスタ用クロツク発生回路
25には分周回路16の出力と水平同期信号が入
力され、共通電極シフトレジスタ用クロツク発生
回路25の出力は共通電極用シフトレジスタ26
に入力され、その出力は分割された共通電極z1
z4に接続される。なお第5図の例では共通電極の
分割数を4としてあるが、分割数は2以上であれ
ばいくらでも良い。
第6図は第5図の回路のタイムチヤートであ
り、第5、第6図に従い動作の説明をする。aは
垂直同期信号であり、その周期(以下τvと略す)
は約16.7msecである。bは分周回路16の出力
であり、第6図の例では1/4分周回路である。
したがつて垂直同期信号aのパルス4個に1個の
割で分周出力bのパルスが出力される。ただし、
この分周回数は第5図の共通電極の分割数とは全
く無関係に選ぶことができる。たとえば第5図の
例では共通電極の分割数は4であるが、分周回数
は2,3,4……のいくつでも良い。ただ共通電
極の分割数(以下Nと略す)と垂直同期信号の分
周回数(以下Kと略す)は画面の鮮明さによつて
のみ決定される。これについては後に説明する。
分周出力bをT−FF17のT端子に入力するこ
とによりその出力はcのように1と0が反転す
る。dは映像信号は極性が反転していないが、映
像信号反転回路19を通るとeのように周期的に
映像信号が反転する。その制御はT−FF出力c
によつて行なわれる。すなわち第6図中T−FF
出力cのtHの期間は映像信号dの極性が反転しな
い期間であり、tSの期間は極性が反転する期間で
ある。この周期的に反転する映像信号eがサンプ
ルホールド回路20に入力され、クロツク入力端
子21の端子から入力されるクロツク信号により
サンプルされ、サンプルされた信号は信号ライン
y1〜yjに送られる。fはx方向シフトレジスタの
動作開始を与えるパルスであり、周期は垂直同期
信号と同一である。gはx方向シフトレジスタ用
のクロツク信号であり、通常は水平同期信号を使
用する。したがつてその周期は約63.5μsecであ
る。クロツク信号gによりx方向シフトレジスタ
出力はx1,x2,……と順次パルスを出力する。第
6図中x1,x2,……の負のパルスが出ている間だ
け、そのxラインは選択される。hは共通電極シ
フトレジスタ用クロツク発生回路25によつて作
られるパルスであり、分周出力bとクロツク信号
gから作られる。第6図の実施例では共通電極は
4分割され、さらに分周出力bは垂直同期信号を
4回分周して得られるので、分周出力bのパルス
が入力された後の最初の1フイールドの間にクロ
ツクhは4個のパルスを出力し、以後の3フイー
ルドの間はパルスを出力しない。したがつて期間
tH(あるいはtS)の間に計4個のパルスを出力す
る。分周回数が異なり、共通電極の分割回数が同
じ場合についてはクロツクhの波形が異なる。こ
の例を第7図に示す。第7図は分周回数が2であ
り、共通電極の分割数が4の場合である。共通電
極の分割数4は変わらないが、分周回数が2であ
るので2フイールド毎にクロツクhには4つのパ
ルスが出力される。さて話を第6図に戻すと、ク
ロツクhが共通電極シフトレジスタ26のクロツ
クとなるので、クロツクhにパルスが出力される
度に共通電極z1〜z4は極性を反転する。
ここで映像信号の極性の反転と同期して共通電
極の極性を反転させる理由を第8図に従い説明す
る。第8図aは既に提案されている交流駆動の一
方式である。すなわち共通電極を一定値vCレベ
ル)とし、映像信号をvCレベルの両側でプラスと
マイナスに極性反転する方法である。しかしなが
ら、この方法ではビデオ信号のダイナミツクレン
ジを電源電圧の半分以下しか取れず、充分なコン
トラストを得るためには電源電圧をかなり高く取
る必要があり消費電力の点で無駄である。そこで
第8図bのように映像信号の極性を反転し、反転
した映像信号を同一のダイナミツクレンジを使用
し、同時に共通電極もvCHとvCLで反転させる方法
が考えられる。これが映像信号の反転と同時に共
通電極を切り換える理由である。
次に共通電極の分割数(N)と垂直同期信号の
分周回数(K)との開係について述べ、最低限必
要な分割数について述べる。分割数を決定するの
は画質であり、画質の評価値として次のような値
を考えることができる。
α=τP−τN/τP+τN ここでτPは画像がポジ表示されている時間、τN
は画像がネガ表示されている時間すなわち白黒が
反転して見える時間である。本発明によればゲー
トラインxi複数本に対して、共通電極が1本対応
するわけであるが、この方式によれば共通電極の
反転タイミングと、複数本のゲートラインのうち
何本目のゲートラインがONになるかのタイミン
グによつて、各ゲートラインのポジ表示とネガ表
示の時間の割合が異なつてくる。たとえば第1行
目のゲートラインがONするタイミングに合わせ
て共通電極を反転させれば、i本のゲートライン
が共通の場合、第i番目のゲートラインが最もネ
ガ表示の割合が大きくなる。
本発明の如く共通電極を対向する第一電極複数
分まとめて、共通電極の本数を減らる方式では一
定期間ネガ表示されるのはさけられないが、ポジ
表示期間が充分長ければ画質上は全く問題ない。
α値は、その画質を定量的に評価する値である
が、α=−1はτP=0、すなわち常にネガ表示、
α=0はτP=τNであり、画面は灰色になり、α
=1はτN=0で画面が常に正常表示されているこ
とを示す。したがつてαは1に近いほど画質は良
好であると言えるが、1である必要はなく、我々
はおおむねα0.9であれば画質としては充分で
あることを確認している。第9図は分周回数Kを
パルスメータとして共通電極分割数Nとαの関係
を示している。垂直同期信号の周期は16.7msec
(60Hz)であるから、K=1とは第6図中分周出
力bの周期が33.4msec(30Hz)であり、K=2τと
は分周出力bの周期が66.8msec(15Hz)であるこ
ことを意味する。すなわちKが大きい程映像信号
の反転周期が長くなることを意味する。第9図よ
りわかるようにα0.9であるためにはN=3の
場合K=4,N=4の場合K=3,……であり共
通電極の分割数が少ない程、映像信号の反転周期
が長くても良い(すなわちKの値が大きい)こと
を表わしている。これを別の表わし方で示すと第
10図のようになる。第10図はα0.9以上と
なるNとKの関係を示した図であり、図中ハツチ
ングをほどこした部分がα0.9であり、充分な
画質が得られる部分である。たとえば実用的な共
通電極の分割数の一例であるN=4についてはK
3つまり垂直同期信号を1/3に分周した反転
周期ならば良いことを示す。共通電極の分割数N
は実装に大きな影響を与える。共通電極を各ライ
ンごとに分割すると画像数にもよるがN=200ぐ
らいは必要であり、実装は非常に困難である。し
かし本発明のように映像信号の反転を各フイール
ド毎ではなく、数フイールドに1回の割で反転さ
せることにより、N=2〜10程度でも充分な画質
が得られる。N=2〜10ならば実装上何ら問題は
ない。
第9図、第10図の計算値は一例であり、共通
電極の反転のタイミングを変えることにより若干
αの値は異なる。すなわち反転タイミングを、対
向するi行の第一電極の中心あたりにすれば、同
一のN,K値でのα値はさらに大きくなり、画質
は向上する。
以上述べたように本発明は共通電極をいくつか
に分割し、また垂直同期信号を分周して、その分
周出力に従つて映像信号の切り換えおよび共通電
極の線順次反転を行なうことにより、共通電極の
分割数を極めて少なくしても充分な画質が得ら
れ、実装が非常に容易になるという大きな効果を
有する。
【図面の簡単な説明】
第1図は従来の画像表示装置を示す回路図、第
2図は表示画素の断面図、第3図は共通電極を分
割した従来の画像表示装置の回路図、第4図は本
発明になる画像表示装置の回路図、第5図は周辺
の駆動回路を含めた本発明のブロツク図、第6図
は本発明の一実施例のタイムチヤート、第7図は
本発明の他の実施例のタイムチヤート、第8図a
は従来の交流駆動の波形図、第8図bは本発明の
交流駆動の波形図、第9図は垂直同期信号の分周
回数K(すなわち映像信号の反転周期)をパラメ
ータとした共通電極とαの関係を示すグラフ、第
10図は良好な画質が得られるNおよびKの値の
範囲を示す説明図である。 3……表示画素、4……n型si基板、5,6…
…P+拡散領域、7……ゲート酸化膜、8……ゲ
ート電極、9……液晶セルの一方の画素電極、1
0……絶縁膜、11……薄い酸化膜、12……液
晶、13……共通電極、14……ガラス基板、1
5……垂直同期信号入力端子、16……分周回
路、17……Tタイプフリツプフロツプ、18…
…映像信号入力端子、19……映像信号反転回
路、20……サンプルホールド回路、21……ク
ロツク入力端子、22……クロツク入力端子、2
3……シフトレジスタ、24……水平同期信号入
力端子、25……共通電極用クロツク発生回路、
26……共通電極用シフトレジスタ。

Claims (1)

    【特許請求の範囲】
  1. 1 基板上に行列状に電界効果トランジスタが形
    成され、前記電界効果トランジスタの一方の端子
    を第一電極とし、前記第一電極上に液晶を介して
    設置された透光性基板上の透明電極を第二電極と
    した画像表示装置に於て、前記第二電極は複数行
    の前記第一電極と対向する幅で走査線方向に分割
    されており、前記第一電極に印加されるビデオ信
    号の極性を反転させる手段と、前記第二電極の電
    圧の極性を線順次に反転させる手段と、ビデオ信
    号の垂直同期信号を分周する回路とを具備し、前
    記垂直同期信号分周回路の出力によつて定まる周
    期でビデオ信号の極性を反転させ、同時に前記第
    二電極の極性を線順次反転させる手段を有してい
    ることを特徴とする画像表示装置。
JP12203781A 1981-08-04 1981-08-04 画像表示装置 Granted JPS5823092A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12203781A JPS5823092A (ja) 1981-08-04 1981-08-04 画像表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12203781A JPS5823092A (ja) 1981-08-04 1981-08-04 画像表示装置

Publications (2)

Publication Number Publication Date
JPS5823092A JPS5823092A (ja) 1983-02-10
JPH0222393B2 true JPH0222393B2 (ja) 1990-05-18

Family

ID=14826029

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12203781A Granted JPS5823092A (ja) 1981-08-04 1981-08-04 画像表示装置

Country Status (1)

Country Link
JP (1) JPS5823092A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08248930A (ja) * 1996-02-08 1996-09-27 Sanyo Electric Co Ltd 液晶表示装置
JPH08248929A (ja) * 1996-02-08 1996-09-27 Sanyo Electric Co Ltd 液晶表示装置
KR101351373B1 (ko) 2006-12-07 2014-01-15 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법

Also Published As

Publication number Publication date
JPS5823092A (ja) 1983-02-10

Similar Documents

Publication Publication Date Title
US4455576A (en) Picture display device
US4393380A (en) Liquid crystal display systems
US4779085A (en) Matrix display panel having alternating scan pulses generated within one frame scan period
US9466251B2 (en) Picture display device and method of driving the same
US4795239A (en) Method of driving a display panel
US5040874A (en) Liquid crystal display device having interlaced driving circuits for black line interleave of a video signal
EP0362974A2 (en) Driving circuit for a matrix type display device
JPH0228873B2 (ja)
KR101116416B1 (ko) 표시 장치 및 표시 장치의 구동 방법
JPH07199149A (ja) 画像表示装置及びその駆動方法
CN1326109C (zh) 液晶电光器件
US6498595B1 (en) Active matrix liquid crystal display devices
CN107967908B (zh) 显示基板及其驱动方法、显示面板
JPH06337657A (ja) 液晶表示装置
KR0127102B1 (ko) 표시장치의 구동회로
JPH11352462A (ja) 液晶表示装置およびその駆動方法
JPH04309920A (ja) 液晶表示装置の駆動方法
JPH0611731A (ja) アクティブマトリクス液晶表示装置
JPH0222393B2 (ja)
US20060181495A1 (en) Active matrix array device
JPH0244189B2 (ja)
JP2874190B2 (ja) 液晶ディスプレイ装置
JPH08241060A (ja) 液晶表示装置及びその駆動方法
JPH09325348A (ja) 液晶表示装置
JPH0458036B2 (ja)