JPS5823571B2 - コンベアスケ−ル - Google Patents

Description

【発明の詳細な説明】 この発明は、デジタル式のコンベアスケールに関するも
のである。

従来の電気式コンベアスケールは、第１図に示すように
、ベルトコンベア５０にかかる重量を口。

−ドセル５１により検出し、これを増幅器５２により増
幅し、一方パルスジェネレータ５３からの速度を電圧変
換器５４により変換し、乗算増幅器５５でアナログ重量
信号と乗算し、表示器５６により時間当りの重量値を表
示するなり、あるいは積分器５７を介して積算重量値を
そのまま表示するなりするものであった。

しかし、この種のものでは、アナログ乗算器を用いてい
るため高価となるばかりでなく、ドリフトによる積分器
のオフセット修正が困難であり、ゲインずれ（スパン誤
差）の修正も難しいものであった。

この発明は、前記従来の問題点を一挙に解決したもので
あって、その目的は従来のアナログ方式をデジタル化す
ることによって、システムの安定性および精度の向上を
図り、しかも調整や補正を自動化せんとするとすること
にある。

以下、この発明を第２図に示す具体例によって説明する
と、１はベルトコンベアで、材料の重量を検出するロー
ドセル２、移送速度を検出するパルスジェネレータ３が
設けられている。

ロードセル２のアナログ信号は、ＡＤ変換器４によって
デジタル信号に変換され減算回路５へ入力される。

減算回路５では、パルスジェネレータ３からの読み込み
タイミング信号に基づいてロードセル重量値Ｗ・とゼロ
補正量り。

との差を求め、積算メモ■ リー回路６に加算する。

７は比較回路で、基準値設定器８からの基準値（たとえ
ば１トン）とメモリー回路６からの重量信号とを比較し
、重量信号が基準値を越える度に積算重量カウンター９
へ積算重量表示信号を出力する。

この時、比較回路７；はゲート回路１３を起動して積算
メモリー回路６からスパン補正量Ｗ、を減する。

また、単位時間当りの重量カウンター１０では、単位時
間を設定するタイマー１１からの信号に基づいて比較回
路７からの信号を得て単位時間当りの重量をカラン１
トする。

一方、測定系にはコンベアの張り具合あるいは未調整等
によって七狛点誤差が一般にある。

そこで、予め伺料をコンベア１に載置しない状態で運転
し、積算カウンター９のカウント数が結果的に七尤にな
るように値り。

を補償レジスター１２に、記憶させる。

これによって、測定中は積算メモリー回路６では、逐次
（Ｗｉ Ｉ）ｏ）なる重量信号が積算されて蓄えられ
る。

これによってゼロ点補正が可能となる。

さらに、測定系にはゲインずれ（またはスパン誤差）が
ある。

そこで、コンベア１に基準分銅を載せて運転し、積算カ
ンタ−９のカウント値が、基準分銅と対応した値になる
ように基準値設定器８に設定する値Ｗ （スパン補正量
）を定め設定する。

これによってスパン誤差補正が可能となる。

次に、第３図および第４図に沿って、この発明の測定原
理を説明すると、第３図は搬送材料の重量が一定な場合
であって、移送速度が変化する場合を示したもので、そ
の結果パルスシネレータ３カ）らの時間当りのパルス数
が変化し、結局ｄ図のように積算される。

第４図は移送速度が一定で、搬送材料の重量が変化する
場合であり、この場合には時間当りのパルス数は一定で
、結局ｄ図のように積算される。

ｅ図は積算メモリー回路６のカウント値がスパン補正量
Ｗｐを越えた時Ｗ を減じて、再カウントする機能を示
した。

ｆ図はその時積算重量カウンター９へ１パルス出力し、
＋１だけカウントアツプした様子を示している。

一般には、搬送材料の重量および移送速度は逐次変化す
るが、同様な原理によって積算される。

以上の通り、この発明は、従来のアナログ式コンベアス
ケールのように実際に乗算演算を行うのではなくして、
ロードセルの荷重値を、コンベア速度に比例したＰＬＯ
速度のパルス毎サンプリングし、それらを積算したもの
が積算重量となり、さらに一定時間で除したものが重量
／時間となることの知見に基づいている。

すなわち、重量信号をデジタル処理するものであるため
、系の安定および精度が向上するとともに、調整および
補正が自動化できるという大きな利点がある。

なお、第２図に示したデジタル式のコンベアスケール演
算部は、いわゆるコンピュータとそのプログラムで置き
換えても可能であることは勿論である。

【図面の簡単な説明】

第１図は従来方式を示すブロック図、第２図はこの発明
のコンベアスケールを示すブロック図、第３図ａ、ｂ、
ｃ）ｄ、ｅｔ ｆおよび第４図ａ。 ｂ、ｃ、ｄはこの発明の測定原理を示す相関図である。 １・・・・・・ベルトコンベア、２・・・・・・ロード
セル、３・・・・・・パルスジェネレータ、４・・・・
・・ＡＤ変換器、５・・・・・・減算回路、６・・・・
・・積算メモリー回路、７・・・・・・比較回路、８・
・・・・・基準値設定器、９・・・・・・積算重量カウ
ンター、１０・・・・・・単位時間当りのカウンター、
１１・・・・・・タイマー、１２・・・・・・補償レジ
スター、 □１３・・・・・・ビート回路。

Claims (1)

1. 【特許請求の範囲】 １ コンベアベルト上の負荷荷重に対応したアナログ電
   流を出力する負荷検出器と、前記アナログ電流を入力し
   てＡＤ変換しデジタル信号を出力すシるＡＤ変換器と、
   コンベアベルトの移動速度をパルス信号に変換して出力
   するパルスジェネレータと、前記負荷検出器のゼ狛補正
   量が設定された補償レジスタと、前記パルスジェネレー
   タからの出カパルス読み込み毎に前記ＡＤ変換器出力か
   ら前。 記七節補正重を減算して出力する減算回路と、スパン補
   正量が設定された基準値設定器と、前記減算回路出力を
   入力して積算すると共に当該積算値の読み出毎に、前記
   スパン補正量を減算する積算メモリとを備えたコンベア
   スケール。