JPS582457B2 - ハンドウタイシユウセキカイロソウチ オヨビ ソノセイゾウホウホウ - Google Patents

Description

【発明の詳細な説明】 本発明は半導体集積回路、さらにくわしくは集積注入論
理回路（ＩｎｔｅｇｒａｔｅｄＩｎｊｅｃｔｉｏｎＬｏ
ｇｉｃ、以下Ｉ２Ｌと略記する）の特性を向上させると
共に従来のバイポーラ集積回路とコンパチブルにしたこ
とを特徴とする半導体集積回路装置およびその製造方法
に関するものである。

従来Ｉ２Ｌ（たとえばＩＳＳＣＣＤｉｇｅｃｔｏｆＴｅ
ｃｈｎｉｃａｌＰａｐｅｒｓ’７２参照）と従来構造の
ＩＣとのコンパチブルな構造は第１図に示すような構造
を特徴としている。

すなわちＰ型半導体基板１上にＮ＋型低抵抗埋め込み層
２，２′およびＰ＋型分離領域９を不純物拡散によって
形成し、さらにエビタキシャル成長によってＮ型エピタ
キシャル層３を形成し、次にＰ＋９４，４’，４”，４
″およびＮ層５．５’，５”を順次不純物拡散等によっ
て形成し、絶縁物８に窓開けして電極６，７．７’，７
”などを設けて製作される。

従来構造のＩＣでは、５’”はコレクタ接点層、４”’
はベース領域、５”はエミツタ領域である。

またこの構造でのＩ２Ｌは横方向ＰＭＰトランジスタ（
４はエミツタ、３はベース、４′はコレクタ）と縦形の
逆動作ＮＰＮトランジスタ（２′はエミツタ、４’はベ
ース、５はコレクタ）が一体になった構造を特徴として
いる。

Ｉ２Ｌは次のような動作をする。

Ｎ＋型低抵抗埋め込み層１を低電位（図が繁雑になるの
で、電極を図示していない。

）に、電極６を高電位にするとＰ層４からＮ型エピタキ
シャル層３に正孔が注入される。

そして一部の正孔はＰ層４′の電位を高め、こんどはＮ
型エピタキシャル層３から電子がＰ＋層に注入される。

ここで、注入された電子は一部Ｐ＋層内で正孔と再結合
をし、残りはＮ＋層５に到達する。

しかし第１図に示した従来の構造では以下のごとき欠点
がある。

第１の欠点は、Ｎ型エピタキシャル層３とＰ＋層からな
るＮＰ＋接合では電子の順方向注入が小さく電極７に取
り出す電流値が小さいことである。

（いわゆる注入効率が小さいため。

）第２の欠点は、Ｐ＋層４′に注入されたキャリアはＰ
＋層４′が表面部から不純物拡散されているため内部ド
リフト電界が逆方向でありキャリア拡散速度が減速され
ることである。

第３の欠点はＰ＋層４’に注入される正孔がＰ＋層４の
側壁部分からの注入のみであって、底面部分からの注入
が有効に使用されていない点である。

このため、第１図の如き従来ＩＣと単に組み合わせただ
けではＩ２Ｌの特性が十分に生かしきれない欠点がある
。

本発明の目的は、第１図に示した半導体装置の構造に関
する上記第１および第３の欠点を解決し、電流増幅率が
大きく、無効電力の少ないＩ２Ｌの構造と、従来ＩＣと
もコンパチブルである半導体集積回路装置を提供するこ
とにある。

上記の目的を達成するために、本発明はエネルギバンド
の考察を加えＩ２Ｌを形成する所の全部あるいは一部の
半導体層中に基板と反対導電型の半導体領域を局在させ
て、第１および第３の欠点を解決し電流増幅率の大きく
することを可能としたものである。

以下本発明を実施例によって詳しく説明する。

第２図は本発明による半導体装置を形成する一工程を示
す図である。

第２図ａに示すように、まずＰ型半導体基板１上に適当
な方法で薄い二酸化けい素層、ちつ化けい素層、酸化ア
ルミニウムなど所望の特性を有する絶縁物マスクを被着
し、半導体表面上の所望の所にＮ＋型低抵抗埋め込み層
２，２′を不純物拡散等によって形成し、さらにエビタ
キシャル成長によってＮ型エピタキシャル層３を形成す
る。

該構成体上に所望の所に二酸化けい素層などの絶縁物８
をマスクとして付着して、Ｐ型不純物拡散を行ない、Ｐ
＋型分離層領域９を形成するか該マスクを使用しＮ型エ
ピタキシャル層３を半分ほどエッチングして穴あけし、
適当な方法で酸化を行ない絶縁物を形成するかして分離
層領域９を形成したものを第２図ｂに示す。

次に、第２図Ｃに示すように再び二酸化けい素などの絶
縁物マスク８を用いて、Ｐ層４．４’，４”，４″を拡
散などによって形成する。

第２図ｄに示すように二酸化けい素層をクロムなどの導
電物マスク１．１を用いて窓開し、クロム層をしやへい
電位にし、リンなどのＮ型不純物元素のイオン打込を行
ない（リンの場合、加速エネルギー５００ＫｅＶで０．
７３μ，１０００ＫｅＶで１．３μの深さまで打込むこ
とができる。

）Ｎ型打込層１０を前記４．４’，４”などのＰ層の一
部に隣接するように形成し、その後６００〜９００℃で
アニリングを行なう。

次に、第２図ｅに示すように再び二酸化けい素などの絶
縁物マスク８を用いて、Ｎ層５．５’，５”，５″を拡
散などに娶って形成する。

第２図ｆに示すように、所望の所に穴あけされた絶縁物
マスク８を用いて電極６，７．７’，７”（図が繁雑に
なるのでＮ＋型低抵抗埋め込み層２，２’およびＰ＋型
分離層領域９の接続電極は図示していない。

）を設ければ従来構造のＩＣとコンパチブルで特性が改
善されたＩ２Ｌが形成される。

第３図は本発明による半導体装置を形成する別工程を示
す図である。

第２図Ｃ工程終了後、第３図ａに示すように二酸化けい
素などの絶縁物マスク８を用いて、Ｎ層５．５’，５”
，５”’を拡散などによって形成する。

第３図ｂに示すように、二酸化けい素層をクロムなどの
導電物マスク１１を用いて窓開し、クロム層をしやへい
電位にし、リンなどのＮ型不純物元素のイオン打込を行
ないＮ型打込層１０をＰ層の一部に隣接するように形成
し、その後６００〜９００’Ｃでアニリングを行なう。

第３図Ｃに示すように、所望の所に穴あけされた絶縁物
マスク８を用いて電極６，７．７’，７”を設ければ前
記構造と同様のＩＣが形成される。

本構造の特徴は低抵抗のＮ型打込層１０が高抵抗のＮ形
層３の中に浮いた形で埋め込まれていて、かつＰ型層４
．４’，４”と接している点にある。

このような構造にしたことによる理由を次に説明する。

第２図ｆと第３図Ｃの一点鎖点の円で囲まれた領域のエ
ネルギーバンド図を第４図ａに示す。

同図は実線で示してある横方向ＰＮＰトランジスタ（エ
ミツタは４、ベースは３、コレクタは４′である。

）と一点鎖点て示してある縦方向ＰＮダイオード（アノ
ードは４、カソードは１０である。

）のバンドと点線で示してあるフエルミ・レベルを示す
。

従来構造（第１図）の電極６に流れる電流Ｉｃは式（１
）で表わせる。

■ｃ＝ＩＰＬ＋■ｎＬ＋■ＰＶ＋■ｎＶ（１）ここで、
ＩＰＬとＩｎＬはそれぞれ横方向ＰＮＰトランジスタに
おけるベース側への注入を正孔電流（第４図ａの３）と
エミツタ側への注入電子電流（第４図ａの１）でありＩ
ＰＶとＩｎＶはそれぞれ縦方向ダイオード（第１図にお
いて、アノードは４、カソードは３である。

）におけるカソード側への注入正孔電流（第４図ａの３
）とアノード側への注入電子電流（第４図ａの１）であ
る。

Ｐ層４の不純物濃度はｎ層３の濃度より大きいため、式
（１）は式（２）のごとく近似することができる。

Ｉｃ＝ＩｐＬ＋Ｉｐｙ（２） 本構造（第２図ｆと第３図ｆ）の電極６に流れる電流Ｉ
Ｎは式（３）で表わせる。

ＩＮ＝ＩＰＬ＋ＩｎＬ＋■ＰＶ＋ＩｎＶ（３）ここで、
ＩＰＬとＩｎＬは前記したものであり、Ｉ’ＰＶとＩｎ
Ｖはそれぞれ縦方向ダイオード（第２図ｆと第３図ｆに
おいて、アノードは４、カソードは１０である。

）におけるカソード側への注入正孔電流（第４図ａの２
）とアノード側への注入電子電流（第４図ａの１）であ
る。

ｎ層３の不純物濃度はｎ層１０の濃度より小さいため、
ＩＰＶ＞ＩＰＶ’が成立する。

よって式（３）は式（４）のように近似することができ
る。

ＩＮ＝ＰＬ（４） ＰＮＰトランジスタの注入効率γＣ（従来構造）とγＮ
（本構造）は式（５）のように簡単化できる。

上記の説明より、本構造は従来構造より有効注入効率は
向上した。

γＮ＞γｃ；Ｐ層４からの注入電流はＮ層１０の存在の
ため、横方向ＰＮＰトランジスタに流れ電流はほとんど
正孔電流となり、従来構造より有効注入効率が向上する
。

）さらに、Ｎ層１０をＰ層４，４’，４”と隣接させた
めに生じる長所は下記する縦方向ＮＰＮトランジスタの
逆電流増幅率の向上にも貢献するものである。

第２図ｆと第３図Ｃの円で囲まれた領域のエネルギバン
ド図を第４図ｂに示す。

同図の一点領点て示したものは、従来構造の同じ領域の
エネルギバンドである。

Ｎ 従来構造のＮ層２’に流れる電流■■は式（６）で表わ
せる。

ここで、■■と■■はそれぞれ縦方向 ＮＰＮ トランジスタ（エミツタは３、ベースは４′、
コレクタは５である。

）のエミツタ側への注入正孔電流（第４図ｂの３）とベ
ース側への注入電子電流（第４図ｂの１）である。

本構造のＮ層２’に流れる電流■■は式（７）で表わせ
る。

ＮＰＮトランジスタのエミツタ側への注入正孔電流（第
４図ｂの２）をベース側への注入電子電流（第４図ｂの
１）である。

上記したごとく、Ｎ層２′の不純物濃はＰ層４．４’，
４”の濃度より高いし、Ｐ層４．４’，４”の濃度はＮ
層３より高い。

このために、式（８）が成立する。

ＮＰＮトランジスタの逆注入効率γ■（従来構造）とγ
■（本構造）は式（９）で表わせる。

式（８）と（９）より、本構造は従来構造より逆注入効
率は向上した。

（γ■＞γ■；エミッタ側への注入正孔電流はＮ層１０
の存在のため、縦力向ＮＰＮトランジスタに流れる電流
はほとんど注入電子電流となり、従来構造より逆電流増
幅率が向上する。

）なお、Ｎ層３中に埋め込まれているＮ＋層１０は多数
キャリアで結合されているからＮ層１０はＮ＋埋め込み
層２に隣接する必要もなくしかもＮ層の厚みは任意であ
り単にＰ層４．４’，４“に隣接するだけで、外部電極
に直接接続しなくても特性に何ら影響を与えない。

したがって■２Ｌ回路で用いる従来トランジスタの逆動
作特性の電流増幅率がいちじるしく改善され（たとえば
β■２程度がβ■２０程度に１桁以上が改善される）回
路の動作が安定になる。

ゆえに従来■２Ｌの横方向ＰＮＰトランジスタと縦方向
逆ＮＰＮｈランジスタの電流増幅率が双方とも改善され
たために各トランジスタのベース・エミツク間で消費さ
れる無効電力がいちじるしく改善され電力利用効率が従
来Ｉ２Ｌに比べて向上し、より低消費電力■２Ｌを実現
できる。

第５図は従来構造ＩＣと■２Ｌを使用した装置の回路接
続の１実施例であり、Ｑ１乃至Ｑ６はトランジスタ、Ｒ
１乃至Ｒ３は抵抗である。

Ａは入力回路（従来構造ＩＣ）部であり、Ｂは■２Ｌの
部分で、Ｃは■２Ｌの出力から外部の信号レベルへ変換
する出力回路（従来構造ＩＣ）部を示す。

このような構成が チップ状で可能であり従来のすべて
のＩＣやＬＳＩとまったくコンパチブルとすることがで
きる。

なお、前記工程において、Ｐ型基板の代りにＮ型基板を
用いるときは、上記ＰとＮとがすべて入れ代ることにな
る。

以上、説明した如く、本発明の構造は従来の構造法に比
べて次の点で有利である。

（１）Ｉ２Ｌの電力利用効率向上がいちじるしくよく動
作が安定である。

（２）従来構造のバイポーラＩＣとのコンパチブルな構
成がとれる。

（３）シたがって従来ＩＣと■２Ｌとの任意相互接続も
可能となる。

（４）■チップで、多機能の大きぼなバイポーラＬＳＩ
の構成が安易である。

（５）また本半導体装置を形成するために要するイオン
打込工程は比較的簡単で、工程数の増加も僅かであり、
歩留低下はほとんど問題にならない。

よって本発明によれば従来実現し得なかったバイボーラ
ＬＳＩの製作を可能にし工業上得られる利益はきわめて
大きい。

【図面の簡単な説明】

第１図は、従来の１２Ｌを示す断面図、第２図は本発明
による半導体装置の一実施例の構造と製作方法を説明す
る図、第３図は別実施例の上記と同様な図、第４図ａ，
ｂは本発明の一実施例を説明するためのエネルギーバン
ド図、第５図は従来構造ＩＣとＩ２Ｌを使用した半導体
装置の等価回路図である。 第１、第２および第３図において、１はＰ型半導体基板
、２，２’はＮ＋型低抵抗埋め込み層、３はＮ型エピタ
キシャル層、４，４’，４”，４”’はＰ（Ｐ＋）層、
５．５’，５”，５”′はＮ（Ｎ＋）層、６と７．７’
，７”，７″′は電極、８は絶縁物、９は（Ｐ＋型）分
離層領域、１０はＮ型打込層である。 第４図ａは注入領域のエネルギバンド図で、１は注入電
子電流、２，３は注入正孔電流であり、同図ｂは縦方向
ＮＰＮトランジスタのエネルギバンド図で、１は注入電
子電流、２，３は注入正孔電流である。 第５図において、Ａは入力回路、ＢはＩ２Ｌ，Ｃは出力
回路である。

Claims (1)

1. 【特許請求の範囲】 １ バイポーラ集積回路と集積注入論回路とを１個の半
   導体チップ上に共存せしめた半導体集積回路装置におい
   て、半導体基板表面部の所望の所に基板とは反対導電型
   の複数個の第１半導体層を設け、第１半導体層を含む半
   導体基板表面上に基板とは反対導電型の第２半導体層を
   設け、第２半導体層を基板と同じ導電型の複数個の第３
   半導体層または絶縁物によって複数の領域に分離し、上
   記分離された第２半導体層領域の所望の所に表面部分よ
   り下方向に基板と同じ導電型の複数個の第４半導体層を
   設け、第４半導体層および第２半導体層の所望の所に基
   板と反対導電型の第５半導体層を設けることにより、上
   記分離された少くとも１つの第２半導体層領域に、第４
   半導体層をベース、該第４半導体層内に設けられた第５
   半導体層をエミツタとするバイポーラ集積回路が構成さ
   れ、上記分離された他の少くとも１つの第２半導体層領
   域に、２つの第４半導体層を横形トランジスタのエミツ
   タ、コレクタとし、該コレクタとなる第４半導体層およ
   び該第４半導体層内に設けられた第５半導体層を縦形の
   逆動作トランジスタのベース、コレクタとする集積注入
   論理回路が構成され、上記集積注入論理回路が構成され
   ている部分の第４半導体層下には、基板と反対導電型で
   低抵抗の第６半導体層が存在し、上記第１半導体層の不
   純物濃度のピーク位置が基板と第２半導体層の界面領域
   にあり、上記第６半導体層の不純物濃度のピーク位置が
   第１半導体層の不純物濃度のピーク位置より上側にある
   ことを特徴とする半導体集積回路装置。 ２ 上記低抵抗の第６半導体層は上記第１半導体層から
   離れて存在することを特徴とする特許請求の範囲第１項
   記載の半導体集積回路装置。 ３ 半導基板表面部に、基板とは反対導電型の不純物拡
   散を行って複数個の第１半導体層を形成する工程と、半
   導体基板表面上に基板と反対導電型の第２半導体層をエ
   ビタキシャル成長により形成する工程と、第２半導体層
   を基板と同一導電型の第３半導体層または絶縁物によっ
   て複数の領域に分離する工程と、上記分離された第２半
   導体層領域の所望の所に表面部分より下方向に基板と同
   一導電型の第４半導体層を形成する工程と、第４半導体
   層および第２半導体層の所望の所に基板と反対導電型の
   第５半導体層を形成する工程とを有し、上記分離された
   少なくとも１つの第２半導体層領域に、第４半導体層を
   ベース、該第４半導体層内に設けられた第５半導体層を
   エミツタとするバイポーラ集積回路を形成し、上記分離
   された他の少くとも１つの第２半導体層領域に２つの第
   ４半導体層を横形トランジスタのエミツタ、コレクタと
   し、該コレクタとなる第４半導体層および該第４半導体
   層内に設けられた第５半導体層を縦形逆動体トランジス
   タのベース、コレクタとする集積注入論理回路を形成し
   てなる半導体集積回路装置の製造方法において、上記集
   積注入論理回路が形成される第２半導体層領域の所望の
   所にイオン打込みを行なって基板と反対導電型の低抵抗
   の第６半導体層を形成し、該第６半導体層の少なくとも
   １部が第４半導体層の下側に存在するように形成する工
   程を有することを特徴とする半導体集積回路装置の製造
   方法。