JPS582458B2 - ハンドウタイソウチ - Google Patents
ハンドウタイソウチInfo
- Publication number
- JPS582458B2 JPS582458B2 JP49071984A JP7198474A JPS582458B2 JP S582458 B2 JPS582458 B2 JP S582458B2 JP 49071984 A JP49071984 A JP 49071984A JP 7198474 A JP7198474 A JP 7198474A JP S582458 B2 JPS582458 B2 JP S582458B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- region
- threshold voltage
- photodiode
- mos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】
本発明は、半導体装置特に或る限定された領域での結晶
表面にのみ著しく濃度の高いキャリア領域（又は反転層
）を形成し、之を特定の方向に移動し得る新規な半導体
装置を提供するものである。
表面にのみ著しく濃度の高いキャリア領域（又は反転層
）を形成し、之を特定の方向に移動し得る新規な半導体
装置を提供するものである。
以下、本発明を詳細説明するに、先づその原理を説明す
る。
る。
第１図及び第２図は、所要の導電形（Ｎ形又はＰ形）を
有する半導体基体１上にゲート絶縁層２を介してゲート
電極３を被着した所謂ＭＯＳ形半導体デバイス４を示す
。
有する半導体基体１上にゲート絶縁層２を介してゲート
電極３を被着した所謂ＭＯＳ形半導体デバイス４を示す
。
このような半導体デバイス４に於て、その限定された結
晶表面に著しく濃度の高いキャリア領域（又は反転層）
５を形成し、このキャリア領域５が特定の方向に沿って
順次時間ｔと共に符号５於び５”にて示す如く移動でき
る場合を考える。
晶表面に著しく濃度の高いキャリア領域（又は反転層）
５を形成し、このキャリア領域５が特定の方向に沿って
順次時間ｔと共に符号５於び５”にて示す如く移動でき
る場合を考える。
今、半導体デバイス４の閾値電圧Ｖｔｈが或る関数、す
なわち例えば第１図において所定方向の距離をＸとする
とき、距離Ｘの２次関数、Ｖｔｈ（ｘ）＝Ａｘ２・・・
（１） で変化している場合を仮定する。
なわち例えば第１図において所定方向の距離をＸとする
とき、距離Ｘの２次関数、Ｖｔｈ（ｘ）＝Ａｘ２・・・
（１） で変化している場合を仮定する。
この状態を第３図Ａの曲線６で示すも、図ＡではＶｔｈ
（ｘ）＝Ａｘ２＋Ｂｘ＋Ｃの一般化した場合を示す。
（ｘ）＝Ａｘ２＋Ｂｘ＋Ｃの一般化した場合を示す。
図Ａにおいて縦軸は閾値電圧Ｖｔｈを示し、横軸は半導
体デバイス４の結晶内の距離Ｘを示す。
体デバイス４の結晶内の距離Ｘを示す。
この場合、この２次関数の曲線６の各Ｘ点に於ける接線
は次式で表わすことができる。
は次式で表わすことができる。
ｙ＝Ｄｘ＋Ｅ ・・・・・・・・・
（２）次にこの接線が曲線６と時間ｔ＝１，ｔ＝２，ｔ
＝３に於て夫々微少範囲の２点で交わる場合をみると、
第３図八の接線７ａ，７ｂ，７ｃにて示す如く ｔ＝１ではＸ−ａ １ ， Ｘ−ａ ２の２点で交わり
、ｔ＝２ではｘ＝ｂ，，ｘ＝ｂ２の２点で交わり、ｔ＝
３ではＸ＝Ｃ１，Ｘ＝ｃ２の２点で交わる。
（２）次にこの接線が曲線６と時間ｔ＝１，ｔ＝２，ｔ
＝３に於て夫々微少範囲の２点で交わる場合をみると、
第３図八の接線７ａ，７ｂ，７ｃにて示す如く ｔ＝１ではＸ−ａ １ ， Ｘ−ａ ２の２点で交わり
、ｔ＝２ではｘ＝ｂ，，ｘ＝ｂ２の２点で交わり、ｔ＝
３ではＸ＝Ｃ１，Ｘ＝ｃ２の２点で交わる。
そこで、ｙ＝Ｄｘ＋Ｅが半導体デバイス４に於てそのゲ
ート電極３に連続的に与えられる特殊なゲート電圧とす
れば、第３図Ｂに示す如く夫々ａ１≦Ｘ≦ａ２，ｂ１≦
Ｘ≦ｂ２，ｃ１≦Ｘ≦０２で選ばれる領域５．５’，５
“でのキャリア濃度が局所的に他の結晶部分に比べて著
しく高くなり、ゲート電圧の時間変化に応じて順次その
キャリア濃度の領域が領域５→領域５′→領域５”と移
動する。
ート電極３に連続的に与えられる特殊なゲート電圧とす
れば、第３図Ｂに示す如く夫々ａ１≦Ｘ≦ａ２，ｂ１≦
Ｘ≦ｂ２，ｃ１≦Ｘ≦０２で選ばれる領域５．５’，５
“でのキャリア濃度が局所的に他の結晶部分に比べて著
しく高くなり、ゲート電圧の時間変化に応じて順次その
キャリア濃度の領域が領域５→領域５′→領域５”と移
動する。
従って、半導体デバイス４を例えばＰチャンネルのデバ
イスとした場合にはＮ形基板１の表面が反転するような
負を基準とした１次関数の電圧即ちｙｔ＝Ｄ１ｘ＋Ｅ１
，ｙ２＝Ｄ２ｘ＋Ｅ２，ｙ３＝Ｄ３Ｘ＋Ｅ２，…を夫々
ゲート電圧として連続的にゲート部に印加すれば、正孔
濃度が局所的に高い領域（チャンネル）が発生し之が順
次時間ｔ−１，ｔ＝２，ｔ＝３，…に従って結晶内を移
動する。
イスとした場合にはＮ形基板１の表面が反転するような
負を基準とした１次関数の電圧即ちｙｔ＝Ｄ１ｘ＋Ｅ１
，ｙ２＝Ｄ２ｘ＋Ｅ２，ｙ３＝Ｄ３Ｘ＋Ｅ２，…を夫々
ゲート電圧として連続的にゲート部に印加すれば、正孔
濃度が局所的に高い領域（チャンネル）が発生し之が順
次時間ｔ−１，ｔ＝２，ｔ＝３，…に従って結晶内を移
動する。
また半導体デバイス４を例えばＮチャンネルのデバイス
とした場合にはＰ形基板１の表面が反転するような正を
基準としたｙ１＝Ｄ１Ｘ＋Ｅ１，Ｙ２＝Ｄ２ｘ＋Ｅ２，
ｙ３＝Ｄ３Ｘ＋Ｅ３，…を夫々ゲート電圧として連続的
にゲート部に印加すれば電子濃度が局所的に高い領域（
チャンネル）が発生し、之が順次時間的にｔ＝１，ｔ＝
２，ｔ＝３，…に従って結晶内を移動する。
とした場合にはＰ形基板１の表面が反転するような正を
基準としたｙ１＝Ｄ１Ｘ＋Ｅ１，Ｙ２＝Ｄ２ｘ＋Ｅ２，
ｙ３＝Ｄ３Ｘ＋Ｅ３，…を夫々ゲート電圧として連続的
にゲート部に印加すれば電子濃度が局所的に高い領域（
チャンネル）が発生し、之が順次時間的にｔ＝１，ｔ＝
２，ｔ＝３，…に従って結晶内を移動する。
以上は本発明の原理である。
次にこの原理を具体化した本発明の半導体装置を第４図
及び第５図を用いて説明する。
及び第５図を用いて説明する。
なお、本例では上述と同様に閾値電圧Ｖｔｈがゲート部
の所定方向の距離Ｘの２次関数（Ｖ１ｈ（ｘ）＝Ａｘ２
）で変化し、ゲート部の印加電圧が距離Ｘの１次関数（
ｙ＝Ｄｘ＋Ｅ）で変化する場合につき述べる。
の所定方向の距離Ｘの２次関数（Ｖ１ｈ（ｘ）＝Ａｘ２
）で変化し、ゲート部の印加電圧が距離Ｘの１次関数（
ｙ＝Ｄｘ＋Ｅ）で変化する場合につき述べる。
本発明は、第４図及び第５図に示すように所要の導電形
を有する半導体基体１の一主面上にゲート絶縁層２を介
して所定の抵抗値を有した抵抗体より成るゲート電極即
ち抵抗ゲート８を延在せしめたゲート部９を形成し、抵
抗ゲート８には所要の距離Ｘを隔てて少くとも対の給電
用電極８Ａ及び８Ｂを被着し、これより夫々端子ｔ１及
びｔ２を導出する。
を有する半導体基体１の一主面上にゲート絶縁層２を介
して所定の抵抗値を有した抵抗体より成るゲート電極即
ち抵抗ゲート８を延在せしめたゲート部９を形成し、抵
抗ゲート８には所要の距離Ｘを隔てて少くとも対の給電
用電極８Ａ及び８Ｂを被着し、これより夫々端子ｔ１及
びｔ２を導出する。
抵抗ゲート８は、この場合距離Ｘ方向に於て各部均一な
抵抗値を有し、端子ｔ１及びｔ２に夫々異なる所要の直
流電圧Ｖｇ１及びＶｇ２を印加するとき、抵抗ゲート８
の電極８Ａ及び８Ｂ間の電位が距離Ｘの１次関数（ｙ−
Ｄｘ＋Ｅ）で分布するようになされるもので、例えば多
結昌シリコン等よりなる抵抗体をもって構成し得る。
抵抗値を有し、端子ｔ１及びｔ２に夫々異なる所要の直
流電圧Ｖｇ１及びＶｇ２を印加するとき、抵抗ゲート８
の電極８Ａ及び８Ｂ間の電位が距離Ｘの１次関数（ｙ−
Ｄｘ＋Ｅ）で分布するようになされるもので、例えば多
結昌シリコン等よりなる抵抗体をもって構成し得る。
一方、ゲート部９の各部の閾値電圧Ｖｔｈが電極８Ａ及
び８Ｂ間の距離Ｘの２次関数を有せしめる為に、例えば
ゲート部９直下の基体１の表面濃度に濃度傾きをつける
。
び８Ｂ間の距離Ｘの２次関数を有せしめる為に、例えば
ゲート部９直下の基体１の表面濃度に濃度傾きをつける
。
この濃度傾きは次の如くして決定することができる。
即ち、一般にＭＯＳ形半導体デバイスの閾値電圧Ｖｔｈ
は、 ここで、 φＭｓ：半導体と金属間の仕事関数差 φＦ：フエルミーポテンシャル ｄＯＸ：ゲート絶縁層の厚さ εＯＸ：ゲート絶縁層の誘導率 Ｑｓｓ：半導体−ゲート絶縁層界面の電荷密度ｑ：単位
電荷 Ｎ：半導体内の不純物濃度 で表わされる。
は、 ここで、 φＭｓ：半導体と金属間の仕事関数差 φＦ：フエルミーポテンシャル ｄＯＸ：ゲート絶縁層の厚さ εＯＸ：ゲート絶縁層の誘導率 Ｑｓｓ：半導体−ゲート絶縁層界面の電荷密度ｑ：単位
電荷 Ｎ：半導体内の不純物濃度 で表わされる。
これは言うまでもなく次の関係にあることを意味する。
Ｖｔｈ∝ＡＮ１／２…（４）
従って、閾値電圧Ｖｔｈが距離Ｘの２次関数（Ｖ１ｈ（
ｘ）＝Ａｘ２）となるため される如く、 Ｎ（ｘ）＝Ｂｘ’………（５） なる濃度傾きを実現すればよい。
ｘ）＝Ａｘ２）となるため される如く、 Ｎ（ｘ）＝Ｂｘ’………（５） なる濃度傾きを実現すればよい。
このような濃度傾きを実現させるためには例えばイオン
・インプランテーションの技術を用いて不純物イオンを
結晶内に打込むことにより可能となる。
・インプランテーションの技術を用いて不純物イオンを
結晶内に打込むことにより可能となる。
斯くして、このような構成において、ゲート部９の両端
子ｔ１及びｔ２に夫々時間的に変化する所要の直流電圧
Ｖｇ１（ｔ）及びＶｇ２（ｔ）を印加し、ゲート部９の
両電極８Ａ及び８Ｂの配列方向に関して位置Ｘによる１
次関数の電位分布をもたせれば、位置Ｘの２次関数で閾
値電圧Ｖｔｈが変化するゲート部９の任意の位置、即ち
そのＶｔｈの２次曲線とゲート部の電位分布の１次曲線
との２点で交わる部分において、ゲート電位が閾値電圧
Ｖｔｈを越え、局所的にチャンネル領域５が形成される
。
子ｔ１及びｔ２に夫々時間的に変化する所要の直流電圧
Ｖｇ１（ｔ）及びＶｇ２（ｔ）を印加し、ゲート部９の
両電極８Ａ及び８Ｂの配列方向に関して位置Ｘによる１
次関数の電位分布をもたせれば、位置Ｘの２次関数で閾
値電圧Ｖｔｈが変化するゲート部９の任意の位置、即ち
そのＶｔｈの２次曲線とゲート部の電位分布の１次曲線
との２点で交わる部分において、ゲート電位が閾値電圧
Ｖｔｈを越え、局所的にチャンネル領域５が形成される
。
そして、端子ｔｇ１及びｔｇ２の電圧Ｖｇ１（ｔ）及び
Ｖｇ２（１）を夫々時間ｔと共に変化し、ゲート部９の
電位分布を変化すれば、ゲート電位の閾値電圧Ｖ１ｈを
越える部分が変わり、チャンネル５が第６図に示す如く
順次５′→５“へと結晶内を移動する。
Ｖｇ２（１）を夫々時間ｔと共に変化し、ゲート部９の
電位分布を変化すれば、ゲート電位の閾値電圧Ｖ１ｈを
越える部分が変わり、チャンネル５が第６図に示す如く
順次５′→５“へと結晶内を移動する。
なお、イオン・インプランテーションを用いて基体表面
に、例えば閾値電圧Ｖｔｈが位置Ｘによる２次関数で変
化するような濃度傾きをつける場合、イオン打込みの条
件は２通り考えられる。
に、例えば閾値電圧Ｖｔｈが位置Ｘによる２次関数で変
化するような濃度傾きをつける場合、イオン打込みの条
件は２通り考えられる。
即ち、打込みイオン層が十分浅い場合即ち半導体表面で
発生する空間電荷層の深さ方向の巾に対して打込みイオ
ン層が十分浅い場合には閾値電圧Ｖ１ｈはイオン打込み
量の１次関数となり、イオン打込み量を位置Ｘによる２
次関数で打込めばよい。
発生する空間電荷層の深さ方向の巾に対して打込みイオ
ン層が十分浅い場合には閾値電圧Ｖ１ｈはイオン打込み
量の１次関数となり、イオン打込み量を位置Ｘによる２
次関数で打込めばよい。
又、打込みイオン層が十分深い場合には閾値電圧Ｖｔｈ
はイオン打込み量の約１／２乗に比例し、依ってイオン
打込み量を位置Ｘによる４次関数で打込めばよいことに
なる。
はイオン打込み量の約１／２乗に比例し、依ってイオン
打込み量を位置Ｘによる４次関数で打込めばよいことに
なる。
なお、上例においては、閾値電圧Ｖ１ｈを場所の２次関
数で変化させ、且ゲート電圧を場所の１次関数で変化さ
せて局所的にチャンネルを形成し、且つこれを所定の方
向で移動せしめるようにしたが、閾値電圧Ｖｔｈ及びゲ
ート電圧は上記の関数で変化する場合に限らず、少なく
とも両関数が２点で交わることのできる関数であればよ
い。
数で変化させ、且ゲート電圧を場所の１次関数で変化さ
せて局所的にチャンネルを形成し、且つこれを所定の方
向で移動せしめるようにしたが、閾値電圧Ｖｔｈ及びゲ
ート電圧は上記の関数で変化する場合に限らず、少なく
とも両関数が２点で交わることのできる関数であればよ
い。
第７図及び第８図は上述の本発明を固体撮像装置に応用
した場合である。
した場合である。
なお、本例では理解を容易にするために水平方向の１ラ
インについて示す。
インについて示す。
本発明においては、共通の半導体基体、例えばＮ形の半
導体基体１１を設けその一主面に一方向に沿って互に所
要の間隔を置いて夫々１絵素として構成されるＰ形の半
導体層より成る複数のフォトダイオード１２（１２ａ，
１２ｂ，１２ｃ，１２ｄ及び１２ｅ〕を形成すると共に
、このフォトダイオード１２を挾む両側位置に所要の間
隔を置いて、各フォトダイオード１２ａ〜１２ｅに共通
する如く、フォトダイオード１２を所定の電位に充電す
るためのＰ形の半導体領域１３及びフォトダイオード１
２に与えられたキャリア、即ち信号を読み出すためのＰ
形半導体領域１４を形成する。
導体基体１１を設けその一主面に一方向に沿って互に所
要の間隔を置いて夫々１絵素として構成されるＰ形の半
導体層より成る複数のフォトダイオード１２（１２ａ，
１２ｂ，１２ｃ，１２ｄ及び１２ｅ〕を形成すると共に
、このフォトダイオード１２を挾む両側位置に所要の間
隔を置いて、各フォトダイオード１２ａ〜１２ｅに共通
する如く、フォトダイオード１２を所定の電位に充電す
るためのＰ形の半導体領域１３及びフォトダイオード１
２に与えられたキャリア、即ち信号を読み出すためのＰ
形半導体領域１４を形成する。
領域１３及びフォトダイオード１２間の基体表面にはＳ
ｉＯ２膜等よりなるゲート絶縁層１５を介して各フォト
ダイオード１２に共通に跨がる第１ゲート電極１６を形
成して各フォトダイオード１２と共通の領域１３間に於
で第１のＭＯＳ−ＦＥＴ（絶縁ゲート形電界効果トラン
ジスタ）１７（１７ａ，１７ｂ，１７ｃ，１７ｄ及び１
７ｅ〕を構成し、斯る第１ＭＯＳ−ＦＥＴ１７によって
領域１３と各フォトダイオード１２とを結合せしめるよ
うになす。
ｉＯ２膜等よりなるゲート絶縁層１５を介して各フォト
ダイオード１２に共通に跨がる第１ゲート電極１６を形
成して各フォトダイオード１２と共通の領域１３間に於
で第１のＭＯＳ−ＦＥＴ（絶縁ゲート形電界効果トラン
ジスタ）１７（１７ａ，１７ｂ，１７ｃ，１７ｄ及び１
７ｅ〕を構成し、斯る第１ＭＯＳ−ＦＥＴ１７によって
領域１３と各フォトダイオード１２とを結合せしめるよ
うになす。
又、フォトダイオード１２及び領域１４間の基体表面に
は同様にゲート絶縁層１８を介して各フォトダイオード
１２に共通に跨がる第２のゲート電極１９を形成して、
各フォトダイオード１２と共通の領域１４間に於で、第
２のＭＯＳ−ＦＥＴ（絶縁ゲート形電界効果トランジス
タ）２０（２０ａ，２０ｂ，２０ｃ，２０ｄ及び２０ｅ
〕を構成し、斯る第２ＭＯＳ一ＦＥＴ２０によって領域
１４と各フォトダイオード１２とを結合せしめるように
なす。
は同様にゲート絶縁層１８を介して各フォトダイオード
１２に共通に跨がる第２のゲート電極１９を形成して、
各フォトダイオード１２と共通の領域１４間に於で、第
２のＭＯＳ−ＦＥＴ（絶縁ゲート形電界効果トランジス
タ）２０（２０ａ，２０ｂ，２０ｃ，２０ｄ及び２０ｅ
〕を構成し、斯る第２ＭＯＳ一ＦＥＴ２０によって領域
１４と各フォトダイオード１２とを結合せしめるように
なす。
この場合、第１ＭＯＳ−ＦＥＴ１７のゲート部はこれに
所要のゲート電圧ＶＡＧを印加したとき各ＭＯＳ−ＦＥ
Ｔ １ ７ ａ１ ７ ｅが同時にオンするように即ち
各ゲート絶縁層１５を各部均一の厚さとし、ゲート電極
１６をアルミニウム又は低抵抗の多結晶シリコンにて構
成する。
所要のゲート電圧ＶＡＧを印加したとき各ＭＯＳ−ＦＥ
Ｔ １ ７ ａ１ ７ ｅが同時にオンするように即ち
各ゲート絶縁層１５を各部均一の厚さとし、ゲート電極
１６をアルミニウム又は低抵抗の多結晶シリコンにて構
成する。
一方、第２ＭＯＳ−ＦＥＴ２０のゲート部はそのゲート
電極１９を抵抗体にて形成し、その両端に夫々所要の電
位差を与えてゲート電極１９に各フォトダイオード１２
の配列方向に関する位置の１次関数の電位勾配を附与す
る所謂抵抗ゲートを用いる。
電極１９を抵抗体にて形成し、その両端に夫々所要の電
位差を与えてゲート電極１９に各フォトダイオード１２
の配列方向に関する位置の１次関数の電位勾配を附与す
る所謂抵抗ゲートを用いる。
本例ではこの抵抗ゲート１９を多結晶シリコン層又は薄
膜抵抗体等の高抵抗を有する抵抗体にて形成し、その両
端より夫々電極１９Ａ及び１９Ｂを介して端子ｔｇ１及
びｔｇ２を導出し、この両端子ｔｇ１及びｔｇ２間に所
要の電位差を与えるようになす。
膜抵抗体等の高抵抗を有する抵抗体にて形成し、その両
端より夫々電極１９Ａ及び１９Ｂを介して端子ｔｇ１及
びｔｇ２を導出し、この両端子ｔｇ１及びｔｇ２間に所
要の電位差を与えるようになす。
そして、本発明では特に第２ＭＯＳ−ＦＥＴ２０のゲー
ト部の閾値電圧■１ｈをフォトダイオード１２の配列方
向の位置による関数即ち例えば第９図の曲線３０で示す
２次関数となるように選定する。
ト部の閾値電圧■１ｈをフォトダイオード１２の配列方
向の位置による関数即ち例えば第９図の曲線３０で示す
２次関数となるように選定する。
閾値電圧Ｖｔｈをこのような位置の２次関数となるよう
にする為には、例えば北述した如く第２ＭＯＳ−ＦＥＴ
２０のゲート部直下の基体表面にイオン・インプランテ
ーションによって不純物を打込み、その基体濃度に閾値
電圧Ｖｔｈが位置の２次関数となる濃度傾きをつけるよ
うになす。
にする為には、例えば北述した如く第２ＭＯＳ−ＦＥＴ
２０のゲート部直下の基体表面にイオン・インプランテ
ーションによって不純物を打込み、その基体濃度に閾値
電圧Ｖｔｈが位置の２次関数となる濃度傾きをつけるよ
うになす。
しかして、領域１３にはフォトダイオード１２を所要電
位に充電せしめるための充電端子ｔＤを電極２１を介し
て導出し、又第１ゲート電極１６には第１ゲート端子ｔ
ＡＧを導出する。
位に充電せしめるための充電端子ｔＤを電極２１を介し
て導出し、又第１ゲート電極１６には第１ゲート端子ｔ
ＡＧを導出する。
更に読み出し領域１４には電極２２を介して読み出し端
子ｔＲを導出する。
子ｔＲを導出する。
この端子ｔＢは例えば微分回路２３に接続される。
次に、斯る構成の動作を第１１図を参照して説明する。
先づ、充電端子ｔＤを通じて領域１３の接合ｊ３に所定
の逆バイアス電圧ｖＤを与え、この状態で第１ゲート端
子ｔＡＧを印加し、各ＭＯＳ−ＦＥＴ１７ａ〜１７ｅを
同時にオンせしめ、各フォトダイオード１２ａ〜１２ｅ
にチャンネル２４を通じて夫々電位ＶＤを与える。
の逆バイアス電圧ｖＤを与え、この状態で第１ゲート端
子ｔＡＧを印加し、各ＭＯＳ−ＦＥＴ１７ａ〜１７ｅを
同時にオンせしめ、各フォトダイオード１２ａ〜１２ｅ
にチャンネル２４を通じて夫々電位ＶＤを与える。
即ち各フォトダイオード１２の接合ｊ２に逆バイアス電
圧ＶＤが与えられて、それに対応する電荷が蓄積される
（第１１図Ａ）。
圧ＶＤが与えられて、それに対応する電荷が蓄積される
（第１１図Ａ）。
２５及び２６は夫々空乏層である。
次に第１１図Ｂに示すように、第１ゲート電極１６に対
する印加電圧ＶＡＧを取り去り、各ＭＯＳ−ＦＥＴ１７
ａ１７ｅをオフして各フォトダイオード１２を領域１３
より電気的に切離す。
する印加電圧ＶＡＧを取り去り、各ＭＯＳ−ＦＥＴ１７
ａ１７ｅをオフして各フォトダイオード１２を領域１３
より電気的に切離す。
この状態下で各フォトダイオード１２ａ〜１２ｅに光２
７を当てると、各フォトダイオード１２ａ〜１２ｅの電
位が夫々その光量と照射時間によって或る電位に変化す
る。
７を当てると、各フォトダイオード１２ａ〜１２ｅの電
位が夫々その光量と照射時間によって或る電位に変化す
る。
即ち各フォトダイオード１２ａ〜１２ｅの接合ｊ２に蓄
積された電荷量が光の強弱に対応して変化する。
積された電荷量が光の強弱に対応して変化する。
次に抵抗ゲート１９に時間ｔと共に抵抗ゲート１９のフ
ォトダイオード１２の配列方向における電位勾配が閾値
電圧Ｖｔｈの曲線に２点で接し乍らアナログ的に変化す
る電圧を印加せしめ、すなわち例えば抵抗ゲート１９（
７）一方の端子ｔｇ１に時間ｔと共に絶対値が低くなる
電圧Ｖｇ１を、また他方の端子ｔｇ１に時間ｔと共に絶
対値が高くなる電圧Ｖｇ２を与えればこれによって抵抗
ゲート１９の電位分布が第９図の直線３１ａ〜３１ｅに
て示す如く漸次変化し、各ＭＯＳ−ＦＥＴ２０ａ〜２０
ｅに対応した位置のゲート部の電位が局所的に順次閾値
電圧Ｖｔｈに達してその部分にのみチャンネル２８が形
成し、このチャンネル２８が順次移動してＭＯＳ−ＦＥ
Ｔをオンする（第１１図Ｃ）。
ォトダイオード１２の配列方向における電位勾配が閾値
電圧Ｖｔｈの曲線に２点で接し乍らアナログ的に変化す
る電圧を印加せしめ、すなわち例えば抵抗ゲート１９（
７）一方の端子ｔｇ１に時間ｔと共に絶対値が低くなる
電圧Ｖｇ１を、また他方の端子ｔｇ１に時間ｔと共に絶
対値が高くなる電圧Ｖｇ２を与えればこれによって抵抗
ゲート１９の電位分布が第９図の直線３１ａ〜３１ｅに
て示す如く漸次変化し、各ＭＯＳ−ＦＥＴ２０ａ〜２０
ｅに対応した位置のゲート部の電位が局所的に順次閾値
電圧Ｖｔｈに達してその部分にのみチャンネル２８が形
成し、このチャンネル２８が順次移動してＭＯＳ−ＦＥ
Ｔをオンする（第１１図Ｃ）。
第１０図は時間ｔ＝３におけるチャンネル形成の状態を
示す拡大図である。
示す拡大図である。
従ってＭＯＳ−ＦＥＴ１２ａ〜１２ｅにおける失われた
電荷量を読み出し端子ｔＲ側より供給すれば、微分回路
２３の出力端より光信号に応じた出力波形が得られる。
電荷量を読み出し端子ｔＲ側より供給すれば、微分回路
２３の出力端より光信号に応じた出力波形が得られる。
このような１水平ラインを１素子として之を複数行配列
すれば簡単に目的の固体撮像装置を構成することが出来
る。
すれば簡単に目的の固体撮像装置を構成することが出来
る。
上述せる如く、本発明によれば半導体結晶表面に特殊な
濃度傾きをつけこの半導体結晶表面にゲート絶縁層を介
して垂直にかかる直流電場を制御することにより、結晶
表面の特定領域に著しく高い濃度のキャリア領域を形成
し且つこのキャリア領域を特定方向に移動することがで
きる半導体装置が得られるものであり、例えば固体撮像
装置等に適用して好適である。
濃度傾きをつけこの半導体結晶表面にゲート絶縁層を介
して垂直にかかる直流電場を制御することにより、結晶
表面の特定領域に著しく高い濃度のキャリア領域を形成
し且つこのキャリア領域を特定方向に移動することがで
きる半導体装置が得られるものであり、例えば固体撮像
装置等に適用して好適である。
第１図及び第２図は本発明の説明に供するＭＯＳ形半導
体デバイスの断面図及びその平面図、第３図は本発明の
説明に供する線図、第４図及び第５図は本発明の基本的
構成を示す断面図及び平面図、第６図はそのキャリア領
域の移動を示す線図、第７図及び第８図は本発明を固体
撮像装置に適用した場合の平面図及びその断面図、第９
図はその閾値電圧Ｖ１ｈとゲートの印加電圧との関係を
示す図、第１０図はチャンネルの形成される状態を示す
図、第１１図は固体撮像装置の動作状態を示す断面図で
ある。 １は半導体基体、２はゲート絶縁層、３は抵抗ゲート、
８Ａ及び８Ｂは電極、５．５’，５”はチャンネルであ
る。
体デバイスの断面図及びその平面図、第３図は本発明の
説明に供する線図、第４図及び第５図は本発明の基本的
構成を示す断面図及び平面図、第６図はそのキャリア領
域の移動を示す線図、第７図及び第８図は本発明を固体
撮像装置に適用した場合の平面図及びその断面図、第９
図はその閾値電圧Ｖ１ｈとゲートの印加電圧との関係を
示す図、第１０図はチャンネルの形成される状態を示す
図、第１１図は固体撮像装置の動作状態を示す断面図で
ある。 １は半導体基体、２はゲート絶縁層、３は抵抗ゲート、
８Ａ及び８Ｂは電極、５．５’，５”はチャンネルであ
る。
Claims (1)
- １ 半導体基体上に絶縁層を介して抵抗ゲートが延在し
たゲート部を有し、該抵抗ゲートに所要の距離を隔てて
少くとも対の給電手段を有し、上記ゲート部の各部の閾
値電圧と印加電圧とは夫々上記対の給電手段の配列方向
の位置による関数で、両関数は２つの交点を有し、之等
２つの交点間にチャンネルが形成されるようにして成る
半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP49071984A JPS582458B2 (ja) | 1974-06-24 | 1974-06-24 | ハンドウタイソウチ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP49071984A JPS582458B2 (ja) | 1974-06-24 | 1974-06-24 | ハンドウタイソウチ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS512389A JPS512389A (ja) | 1976-01-09 |
| JPS582458B2 true JPS582458B2 (ja) | 1983-01-17 |
Family
ID=13476225
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP49071984A Expired JPS582458B2 (ja) | 1974-06-24 | 1974-06-24 | ハンドウタイソウチ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS582458B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59196572U (ja) * | 1983-06-16 | 1984-12-27 | 東京濾器株式会社 | アンロ−ダバルブの取付構造 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5518151A (en) * | 1978-07-26 | 1980-02-08 | Canon Inc | Input device of photo electric conversion information |
-
1974
- 1974-06-24 JP JP49071984A patent/JPS582458B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59196572U (ja) * | 1983-06-16 | 1984-12-27 | 東京濾器株式会社 | アンロ−ダバルブの取付構造 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS512389A (ja) | 1976-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4417263A (en) | Semiconductor device | |
| JPH0344970A (ja) | 半導体記憶装置のセル構造 | |
| JPS59108461A (ja) | 固体撮像装置 | |
| JPS582458B2 (ja) | ハンドウタイソウチ | |
| JPH04206970A (ja) | 薄膜半導体装置 | |
| EP0280097B1 (en) | Charge transfer device with booster circuit | |
| JP6095927B2 (ja) | 半導体集積回路装置 | |
| JP4855668B2 (ja) | 電界効果トランジスタの高電圧動作方法とそのバイアス回路およびその高電圧動作回路要素 | |
| JP3866508B2 (ja) | 単電子転送回路およびこの制御方法 | |
| JP3259395B2 (ja) | 半導体集積回路 | |
| JPS63119578A (ja) | 半導体装置 | |
| JPS58177086A (ja) | 固体撮像素子 | |
| JPS63193568A (ja) | 薄膜トランジスタ | |
| JP2017212397A (ja) | ＳｉＣ接合型電界効果トランジスタ及びＳｉＣ相補型接合型電界効果トランジスタ | |
| JP3248791B2 (ja) | 半導体装置 | |
| JPH02220474A (ja) | 半導体装置 | |
| JPH04280474A (ja) | Ｍｏｓ型トランジスタ | |
| JPS5737880A (en) | Field effect transistor | |
| JPS6024593B2 (ja) | 半導体装置 | |
| JP2003303834A (ja) | 半導体装置 | |
| JPH04370977A (ja) | 量子化電界効果トランジスタ | |
| JP2850747B2 (ja) | 結合量子ドット素子 | |
| JPS63288067A (ja) | 薄膜トランジスタ | |
| JP3494673B2 (ja) | 薄膜半導体素子 | |
| JPS6279673A (ja) | 電界効果トランジスタ |