JPS63288067A - 薄膜トランジスタ - Google Patents
薄膜トランジスタInfo
- Publication number
- JPS63288067A JPS63288067A JP62122798A JP12279887A JPS63288067A JP S63288067 A JPS63288067 A JP S63288067A JP 62122798 A JP62122798 A JP 62122798A JP 12279887 A JP12279887 A JP 12279887A JP S63288067 A JPS63288067 A JP S63288067A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductive layer
- diffusion layer
- tpt
- diffusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は等倍イメージセンサ−や液晶ディスプレイ等の
駆動部として使用するのに好適な薄膜トランジスタに関
する。
駆動部として使用するのに好適な薄膜トランジスタに関
する。
従来の薄膜トランジスタ（以下、単にＴＰＴという）は
第３図に示されるように、絶縁基板上に直接活性層が形
成されるよう構成されるものであった。なお、第３図に
おいて、１は絶縁基板、２は絶縁膜、４は拡散層、５は
活性層。
第３図に示されるように、絶縁基板上に直接活性層が形
成されるよう構成されるものであった。なお、第３図に
おいて、１は絶縁基板、２は絶縁膜、４は拡散層、５は
活性層。
６はゲート酸化膜、７は金属電極、８はゲート電極をそ
れぞれ示すものである。このような従来のＴＰＴにおい
ては、ゲート下のチャネル層は絶縁基板上に形成されて
いるため、その電位は不安定になり、独立に与えること
ができないものであった。また、活性層は絶縁基板上に
あるため、活性層に電荷が蓄積されてしまい、その電位
が不安定になり、それに起因するＴＰＴの特性不安定が
生ずるという問題点を有するものであった。さらに、ド
レイン電極近傍で発生したドレインアバランシェ電流に
よって注入された電流はソース電極に注入されてしまう
ことによっても特性悪化をもたらしていた。
れぞれ示すものである。このような従来のＴＰＴにおい
ては、ゲート下のチャネル層は絶縁基板上に形成されて
いるため、その電位は不安定になり、独立に与えること
ができないものであった。また、活性層は絶縁基板上に
あるため、活性層に電荷が蓄積されてしまい、その電位
が不安定になり、それに起因するＴＰＴの特性不安定が
生ずるという問題点を有するものであった。さらに、ド
レイン電極近傍で発生したドレインアバランシェ電流に
よって注入された電流はソース電極に注入されてしまう
ことによっても特性悪化をもたらしていた。
［目 的〕
本発明は上記した従来のＴＰＴの有する問題点を解消し
、動作の安定したＴＰＴを提供することを目的とするも
のである。
、動作の安定したＴＰＴを提供することを目的とするも
のである。
本発明のＴＰＴの特徴とするところは、絶縁基板上に導
電層が形成され、この導電層上にＴＰＴが形成され、前
記導電層はＰ−ＭＯＳ、Ｎ−ＭＯＳにそれぞれ分離され
、ソース電極と接続されていることにある。
電層が形成され、この導電層上にＴＰＴが形成され、前
記導電層はＰ−ＭＯＳ、Ｎ−ＭＯＳにそれぞれ分離され
、ソース電極と接続されていることにある。
以下に１本発明をその実施例を示す添付図面を参照して
説明する。
説明する。
第１図は本発明ＴＰＴの一実施例を示すものである。こ
の第１図において、１は石英板等の絶縁基板であり、こ
の絶縁基板１上にはＬＰ−ＣＶＤ法等により成膜された
ポリシリコンからなる導電層３が形成されている。そし
て、この導電層３の端部にはＰ型またはＮ型不純物がド
ープされたＰ゛またはＮｏからなる導電層の拡散層９が
形成されている。このような導電層３上には常法によっ
てＴＰＴが形成される。この際、ソース、ドレイン領域
をなす拡散層４にドープされる不純物は前記拡散層９に
ドープされた不純物と逆の極性を有するものとし、例え
ば拡散層９がＰ゛であるとすると拡散層４はＮｏとなる
ようにし、また拡散層９がＮｏであるとすると拡散層４
はＰ゛となるようにする。それとともに、活性層５は拡
散層９と同じ極性となる不純物がライトドープされたＰ
型もしくはＮ型となされる。
の第１図において、１は石英板等の絶縁基板であり、こ
の絶縁基板１上にはＬＰ−ＣＶＤ法等により成膜された
ポリシリコンからなる導電層３が形成されている。そし
て、この導電層３の端部にはＰ型またはＮ型不純物がド
ープされたＰ゛またはＮｏからなる導電層の拡散層９が
形成されている。このような導電層３上には常法によっ
てＴＰＴが形成される。この際、ソース、ドレイン領域
をなす拡散層４にドープされる不純物は前記拡散層９に
ドープされた不純物と逆の極性を有するものとし、例え
ば拡散層９がＰ゛であるとすると拡散層４はＮｏとなる
ようにし、また拡散層９がＮｏであるとすると拡散層４
はＰ゛となるようにする。それとともに、活性層５は拡
散層９と同じ極性となる不純物がライトドープされたＰ
型もしくはＮ型となされる。
第２図は本発明の他の実施例を示すものであり、第１図
のものと比べると、導電Ｍ３を別途設けることなく、活
性層となるべきポリシリコン層を比較的厚く形成し、活
性層の下方を導電層領域としたものである。すなわち、
比較的厚く形成したポリシリコン層表面からソース、ド
レイン領域となる拡散層４を該ポリシリコン層下方にあ
る厚さを残した制御された深さとなるように不純物をド
ーピングして拡散層４を形成する。そして、拡散層４下
方の領域、すなわち第２図における点線部分より下方の
領域を導電層３とするものである。そして、この導電層
３の深さにまで達する拡散層９が拡散層４と逆の極性を
有する不純物をドーピングすることによって形成されて
いる。
のものと比べると、導電Ｍ３を別途設けることなく、活
性層となるべきポリシリコン層を比較的厚く形成し、活
性層の下方を導電層領域としたものである。すなわち、
比較的厚く形成したポリシリコン層表面からソース、ド
レイン領域となる拡散層４を該ポリシリコン層下方にあ
る厚さを残した制御された深さとなるように不純物をド
ーピングして拡散層４を形成する。そして、拡散層４下
方の領域、すなわち第２図における点線部分より下方の
領域を導電層３とするものである。そして、この導電層
３の深さにまで達する拡散層９が拡散層４と逆の極性を
有する不純物をドーピングすることによって形成されて
いる。
これら、第１図および第２図に示した実施例ＴＰＴにお
いて、拡散層９に金属電極７を接続する。これにより、
活性層５が導電層３を通して拡散層９に接続された金属
電極に加えられた電位と同電位とすることができ、活性
層５の電位を任意に設定できることになる。またドレイ
ンアバランシェ電流もこの拡散層９から外部に流出させ
ることにより、ＴＰＴの動作不安定が解消されることに
なる。
いて、拡散層９に金属電極７を接続する。これにより、
活性層５が導電層３を通して拡散層９に接続された金属
電極に加えられた電位と同電位とすることができ、活性
層５の電位を任意に設定できることになる。またドレイ
ンアバランシェ電流もこの拡散層９から外部に流出させ
ることにより、ＴＰＴの動作不安定が解消されることに
なる。
なお、第２図に示した実施例ＴＰＴによれば、活性層５
を電源ラインの下まで作製することにより、ステップカ
バレッジの発生が全く心配ないＴＰＴが得られ、製造上
の歩留りが大幅に改善されることになる。
を電源ラインの下まで作製することにより、ステップカ
バレッジの発生が全く心配ないＴＰＴが得られ、製造上
の歩留りが大幅に改善されることになる。
以上のような本発明に係るＴＰＴを等倍イメージセンサ
−の駆動回路部に用いた場合の平面図を第４図に示す、
この第４図の等倍イメージセンサ−はくし形構造をなし
、図中のｌＯはＮ型ＴＰＴの電源供給ライン、ｌｌはＰ
型ＴＦＴの電源供給ライン、１２はＮ型ＴＦＴの活性層
、 １３はＰ型ＴＦＴの活性層をそれぞれ示すものであ
る。
−の駆動回路部に用いた場合の平面図を第４図に示す、
この第４図の等倍イメージセンサ−はくし形構造をなし
、図中のｌＯはＮ型ＴＰＴの電源供給ライン、ｌｌはＰ
型ＴＦＴの電源供給ライン、１２はＮ型ＴＦＴの活性層
、 １３はＰ型ＴＦＴの活性層をそれぞれ示すものであ
る。
以上のような本発明によれば、ＴＰＴの動作が安定し、
ゲート下の活性層の電位を任意に設定できるため、ＴＰ
Ｔのコントロールが容易になるという効果を有する。
ゲート下の活性層の電位を任意に設定できるため、ＴＰ
Ｔのコントロールが容易になるという効果を有する。
第１図は本発明に係るＴＰＴの一実施例を示す断面説明
図である。 第２図は本発明に係るＴＰＴの他の実施例を示す断面説
明図である。 第３図は従来のＴＰＴを示す断面説明図である。 第４図は本発明に係るＴＰＴを等倍イメージセンサ−の
駆動回路部に用いた場合の平面図である。 １・・・絶縁基板 ２・・・絶縁膜３・・・導電
層 ４・・・拡散層５・・・活性層
６・・・ゲート酸化膜７・・・金属電極 ８
・・・ゲート電極９・・・拡散層 １０・・・Ｎ型ＴＦＴの電源供給ラインＩＩ・・・Ｐ型
ＴＦＴの電源供給ライン１２・・・Ｎ型ＴＦＴの活性層 １３・・・Ｐ型ＴＦＴの活性層
図である。 第２図は本発明に係るＴＰＴの他の実施例を示す断面説
明図である。 第３図は従来のＴＰＴを示す断面説明図である。 第４図は本発明に係るＴＰＴを等倍イメージセンサ−の
駆動回路部に用いた場合の平面図である。 １・・・絶縁基板 ２・・・絶縁膜３・・・導電
層 ４・・・拡散層５・・・活性層
６・・・ゲート酸化膜７・・・金属電極 ８
・・・ゲート電極９・・・拡散層 １０・・・Ｎ型ＴＦＴの電源供給ラインＩＩ・・・Ｐ型
ＴＦＴの電源供給ライン１２・・・Ｎ型ＴＦＴの活性層 １３・・・Ｐ型ＴＦＴの活性層
Claims (1)
- １、絶縁基板上にＭＯＳ型トランジスタを形成した薄膜
トランジスタにおいて、絶縁基板上に導電層が形成され
、この導電層上に薄膜トランジスタが形成され、前記導
電層はＰ−ＭＯＳ、Ｎ−ＭＯＳにそれぞれ分離され、ソ
ース電極と接続されていることを特徴とする薄膜トラン
ジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62122798A JPS63288067A (ja) | 1987-05-20 | 1987-05-20 | 薄膜トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62122798A JPS63288067A (ja) | 1987-05-20 | 1987-05-20 | 薄膜トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63288067A true JPS63288067A (ja) | 1988-11-25 |
Family
ID=14844895
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62122798A Pending JPS63288067A (ja) | 1987-05-20 | 1987-05-20 | 薄膜トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63288067A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05114734A (ja) * | 1991-10-22 | 1993-05-07 | Mitsubishi Electric Corp | 半導体装置 |
| US6717212B2 (en) * | 2001-06-12 | 2004-04-06 | Advanced Micro Devices, Inc. | Leaky, thermally conductive insulator material (LTCIM) in semiconductor-on-insulator (SOI) structure |
-
1987
- 1987-05-20 JP JP62122798A patent/JPS63288067A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05114734A (ja) * | 1991-10-22 | 1993-05-07 | Mitsubishi Electric Corp | 半導体装置 |
| US6717212B2 (en) * | 2001-06-12 | 2004-04-06 | Advanced Micro Devices, Inc. | Leaky, thermally conductive insulator material (LTCIM) in semiconductor-on-insulator (SOI) structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2666103B2 (ja) | 薄膜半導体装置 | |
| CN1211860C (zh) | 半导体器件以及形成该器件的方法 | |
| JP2734962B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| US5488005A (en) | Process for manufacturing an offset gate structure thin film transistor | |
| JPH0990405A (ja) | 薄膜トランジスタ | |
| US6713825B2 (en) | Poly-crystalline thin film transistor and fabrication method thereof | |
| US7109554B2 (en) | Thin film semiconductor device and method for manufacturing same | |
| JP3287038B2 (ja) | 液晶表示装置 | |
| JPH0982969A (ja) | 薄膜トランジスタおよび液晶表示装置 | |
| JPH10256554A (ja) | 薄膜トランジスタ及びその製造方法 | |
| US7038276B2 (en) | TFT with body contacts | |
| JP3008485B2 (ja) | 薄膜トランジスタ | |
| JP2857900B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2776820B2 (ja) | 半導体装置の製造方法 | |
| JPS63288067A (ja) | 薄膜トランジスタ | |
| JPH05289103A (ja) | 液晶表示装置 | |
| JPH0864830A (ja) | アクティブマトリクス基板およびその製造方法 | |
| JPH08148694A (ja) | 薄膜トランジスタ | |
| JPS62122275A (ja) | Ｍｉｓ型半導体装置 | |
| TW200417035A (en) | TFT structure with LDD region and manufacturing process of the same | |
| JPH01302768A (ja) | 逆スタガー型シリコン薄膜トランジスタ | |
| JPH07159809A (ja) | 液晶表示装置 | |
| JP3466165B2 (ja) | Ｌｄｄを有する薄膜トランジスタの製造方法 | |
| JP2847745B2 (ja) | 薄膜トランジスタ | |
| JP2661320B2 (ja) | 液晶表示装置の製造方法 |