JPS5824879A - 電子時計の変換機駆動回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は電子時計、特に水晶腕時計に利用されるテンプ
、音片等の機械振動子駆動回路の構成に関するものであ
る。

電子時計において、水晶発振回路等の基準信号源からの
電気信号によって、テンプ、音片等の機械共振子を強制
駆動する共振式変換機の場合は、共振式変換機の振動振
巾及び基準駆動信号と振動位相との位相差を一定の範囲
に保つことが、基準信号に同期して輪列系に正確に運動
変換するために必要である。

一般に共振式変換機を強制駆動するとき、駆動入力信号
の電圧、電流、周波数及び・ぞルス巾により共振式変換
機の振動振巾及び位相が一定に保持されている。しかる
に携帯時の衝撃等の外乱は共振式変換機の振巾及び位相
の変動を生じさせ、運動変換作用の安定性を害する。

従来、振動振１］を外乱に対して安定化させるために、
振動振巾の変化に対応して、駆動入力信号のパルス巾が
変るように振１〕制御回路を設けることは公知である。

しかしながら、従来技術は振動振巾制御効果のみで位相
制御効果はまったく無いため、外乱等によって基準駆動
信号に対して振動位相が変化した場合には即応できず、
大きく変化した場合には同期外れを起し、運動変換作用
の安定性が害され止り等の原因とも々る。

本発明は前述の欠点を除去し、Ｃ／ＭＯＳトランジスタ
を使用したスイッチ回路と連動して変換機の振巾及び位
相が予め設定した値以上又は以下になったときに、通常
時の駆動ノクルス巾及び位相を変化させるように作動す
る回路構成に係るものである。

以下図面にもとすき本発明の詳細な説明する。

第１図に於いて、１０．１１及び１２は水晶発振器等の
出力を適宜％ずつ分周するフリップフロップ回路より構
成される第１の信号発生回路で、１０ａは入力側、１２
ａは出力側でフリップフロップ回路１２の出力φ３、φ
３の周波数が１６Ｈｚならば、フリップフロップ回路１
１の出力φ２、φ２の周波数は３２Ｈｚ、フリップフロ
ップ回路１０の出力φ１、φ１の周波数１４６４Ｈｚ　
及びフリップフロップ回路１０の入力φｏ１　φ。の周
波数は１２８　Ｈｚ　　となる。

（３） １３．１４．１５及び１６は第１の基準信号φ　　を得
るだめの第１の基準信号発生回路で、３＋ １３はフリップフロップ１０の入力φｏ１フリツゾフロ
ツ７”１０の出力φ１を入力とするＡＮＤ回路、１４は
フリップフロップ１０の入力φｏ１フリッゾフロッ７″
１０の出力φ１を入力とするＡＮＤ回路で１１−ｔＡＮ
Ｄ回路１３．１４の出力を入力とするＯＲ回路であり、
１６はフリップフロップ１１の出力φ２、ＯＲ回路１５
の出力及びフリップフロップ１２の出力φ３を入力とす
るＡＮＤ回路である。

１７は第２の基準信号φ　　を得るだめの第２２ の基準信号発生回路で７リツプ′フロツゾ１０の出力φ
１１１１フリップフロラゾの出力φ２、フリップフロッ
プ１２の出力φ３を入力とするＡＮＤ回路である。

１８は第１１Ｊセツト／？ルスφ　　を得るための１ 波形変換回路で、フリップフロップ１０の出力φ１、フ
リップフロップ１１の出力φ２、フリップフロラ７”１
２の出力φ３を入力とするＡＮＤ回（４） 路である。

１９は第２リセツ）　ノ４ルスφ　　を得るための２ 波形変換回路で、フリップフロラ７”１０の出力φ１、
フリップフロラｆ１１の出力φ２、フリップフロップ１
２の出力φ３を入力とするＮＡＮＤ回路である。

２０は進相駆動用パルスを得る第２の信号発生回路で７
リツプフロツｆ　１．０の入力φｏ１フリツプフロツゾ
１０の出力φ１１フリツプフロツゾ１１の出力φ２、フ
リップフロラ７’１２の出力φ３を入力とするＮＡＮＤ
　回路である。

第２図に於いて、３０は検出回路、３１はリセット回路
、３３．３４は検出回路３０の出力に応じてゝ１“にセ
ットされ、第１リセツトパルスφ　　によってゝゝＯ“
にリセットされるＲｅ　ｓ　ｅ　を旧 Ｓｅｔ　Ｉｎｖｅｒｓｅフリツゾフロツｆ　（Ｒ８Ｔ　
ＦＦ　）によって構成される振動振巾記憶回路、３５は
インバーター、３６．３７はＡＮＤ回路、３８はＮＯＲ
回路で、第１の信号発生回路の出力φｏ１　φｌを入力
とする入力切換回路として動作し、後述する駆動／ｅル
ス選択回路の一部を構成する。検出回路３０、振巾記憶
回路３３．３４、入力切換回路３５．３６．３７．３８
で振巾制御系を構成する。

３９はＮＡＮＤ　　回路で、端子０は切換回路の出力■
、端子ＩＦｉ信号φ１１端子２は信号φ２、端子３は信
号φ３に接続されて波形変換回路を構成している。

３１はインバーターで２２は第１の基準信号φ　　と検
出回路３０の出力Ａの否定Ａを入力とｌ するＮＡＮＤ回路で進相位相差検出回路を構成し、２３
．２４は進相位相差検出回路２２の出力に応じてゝゝ１
“にセットされ、第１リセツトハルスφ　　によってゝ
ゝ０“にリセットされるＲｅ５ｅｔ旧 Ｓｅｔ　Ｉｎｖｅｒｓｅフリッグフロツｆ　（Ｒ８Ｔ　
ＦＦ）によって構成される進相位相差記憶回路、２５は
進相位相差記憶回路２３．２４の出力りと、進相駆動用
／（’ルスφ２を入力とするＮＡＮＤ回路で第１の切換
回路を構成する。

上記進相位相差検出回路２２、進相位相差記憶回路２３
．２４、切換回路２５で進相位相制御系４４を構成する
。

２６は第２の基準信号φ　　と検出回路３０の２ 出力Ａの否定Ａを入力とするＮＡＮＤ回路で、遅相位相
差検出回路を構成し、２７．２Ｂは遅相位相差検出回路
２６の出力に応じてゝゝ１“にセットされ、第１リセツ
トノ母ルスφ　　によってゝゝ０“１ にリセットされるＲｅ５ｅｔ　Ｓｅｔ　Ｉｎｖｅｒｓｅ
フリップフロップ（Ｒ８Ｔ　ＦＦ）によって構成される
遅相位相差記憶回路、２９は遅相位相差記憶回路２７．
２８の出力Ｅと第２リセツトパルスφ　　を入力２ とするＮＡＮＤ回路で第２の切換回路を構成する。

上記遅相位相差検出回路２６、遅相位相差記憶回路２７
．２８、切換回路２９で遅相位相制御系を構成する。

３２Ｆｉ第２の切換回路２９の出力Ｎと第１リセツトパ
ルスφ　　を入力とするＡＮＤ回路で出力Ｉ Ｈは振巾記憶回路３３．３４のＮＡＮＤ回路に接続され
ている。

４０Ｆｉ切換回路２５の出力Ｇと波形変換回路３９の出
力Ｋを入力とするＡＮＤ回路である。第（７） ｌの切換回路２５、第２の切換回路２９、及びインバー
タ３５、ダート回路３６．３７．３８よりなる入力切換
回路、波形変換回路３９、ダート回路４０により駆動パ
ルス選択回路を構成する。

４１．４２げ駆動用インバーター、４３は駆動コイルで
ある。

第３図、第４図は電気機械変換機が正常に動作している
時の作動を説明する波形図で、５１は駆動コイル４３に
誘起する電圧波形、５２は振巾検出電圧レベル、５３は
検出回路３０の出力波形、６７は駆動コイルの電流波形
を示す。

第５図は電気機械変換器の振動位相が進んだときの作動
を説明する波形図で、進相位相差検出回路２２の出力Ｂ
６９によって、進相制御回路が動作している状態を示す
。

第６図は電気機械変換機の撮動位相が遅れたときの作動
を説明する波形図で、遅相位相差検出回路２６の出力Ｃ
γ４によって遅相制御回路が動作している状態を示す。

次に作用について説明する。

（８） 変換機駆動コイル４３に１６　Ｈｚ　、　　ｉ／’１６
周期の・やルス巾の駆動信号が印加され定常状態にある
場合は、第３図、第４図の各電圧電流波形で示される。

駆動コイル４３はテンプ式共振変換機に設けた永久磁石
と駆動コイル４３との電磁作用により誘起電圧波形が発
生する。５１’、５１“は誘起電圧が最大となる点、即
ち、変換機の磁石と駆動コイル２０が重なるときの一振
動中の２回の最大速度の点の誘起電圧を示している。誘
起電圧が５１′ｌのときに強制駆動力が生じるように設
計されている変換機に於いて、誘起電圧５１′を本発明
駆動回路では振巾及び位相差の検出に用いようとするも
のである。

第２図の検出回路３０はコンプリメンタリＭＯＳトラン
ジスタで構成されており、供給電圧１．５Ｖのとき、し
きい値電圧を０．７５Ｖ程度に設定でき、定常時の駆動
コイル４３のピーク誘起電圧を１．０Ｖ程度に設定すれ
ば誘起電圧は第３図Ｘに示す波形となる。従って、この
とき検出レベル５２の電圧は０．７５Ｖとなり、誘起電
圧の頭部５１′は３１５点で検出レベル５２を横切る。

それ故、第３図Ｘに示すａｈ間では検出回路３０は反転
して第２図Ａ点の出力波形は第３図５３の如くになる。

このパルスによって振巾記憶回路３３．３４の出力Ｆを
ゝ１”にセットすると、インバーター３５の出力は５０
″となるから第１の信号発生回路の出力φ１はＡＮＤ回
路３６を通過できない。第１の信号発生回路の出力φ０
はＡＮＤ回路３７を通過して入力切換回路３８の出力■
はφ。となる。従ってＮＡＮＤ　回路３９の入力端子０
には波形５４即ちφｏ１端子１には波形５５φ７、端子
２には波形５６即ちφ２、端子３には波形５７即ち第１
の信号発生回路の出力φ３が印加され出力端子Ｋには・
やルス巾１／１６となって第３図５８に示す出力波形を
得る。一方定常状態では進相位相制御回路は動作しない
ため出力Ｇ＝１であり、したがってＡＮＤ回路４０の入
力Ｊ＝１であり、ＡＮＤ回路４０の出力りすなわち・ぐ
ルス選択回路の出力には５８がその捷ま現れる。

このように検出レベル５２を越えた誘起電圧５１が生じ
ている定常状態ではパルス選択回路出力し即ち５８は予
め定められた周波数１６Ｈｚ。

パルス中１／１６に保たれる。又、振巾記憶回路３３．
３４のＮＡＮＤ回路３３にＡＮＤ回路３２を介して第１
リセツ）　ｚ９ルスφ　　（第４図（７）１ ６４）を印加して、駆動パルスが印加される毎に振巾記
憶回路出力Ｆをゝゝ０“にリセットしてセットパルスが
入力端子Ａに入る前の状態に戻している。なお、このと
きは、遅相位相制御回路は動作していないため、出力Ｎ
ばゝ１”であり、φＲ１はＡＮＤ回路３２を通過してＮ
ＡＮＤ回路３３に印加されている。

一方、外乱等によって変換機の振動位相が強制駆動信号
５８に対して進んだ場合は、第５図に示す如く、誘起電
圧波形は５１ｂの如くになり、進相基準信号φ　　と検
出回路出力Ａの否定出力Ａ１ を入力とする進相位相差検出回路２２が動作して、その
出力Ｂは６９となり、進相位相差記憶回路２３．２４の
出力Ｄｎ　％％　１　／／にセットされ、進相駆動用・
母ルスφ２　（第３図の５９）は第１の切換回路２５を
通過して出力Ｇにはφ２　（第５図の７０〕が現れ、Ａ
ＮＤ回路回路４人０ れる。入力Ｋには波形５８が印加されているため、パル
ス選択回路の出力りの波形は７１の如くになる。すなわ
ち定常時のパルスを１／１６ｓｅｃ進み方向に延長した
・ξルス巾２倍の出力電圧が発生し、駆動コイル４３に
は駆動電流７２が流れその誘起電圧５１ｂとの関係は第
５図の如くになる。この結果合力は２倍となり、しかも
進相方向に増加するため、駆動力は有効に作用して、進
んだ振動位相は遅らせられて急速に定常状態に引き戻さ
れる。

さらに変換機の振動位相が強制駆動信号５８に対して遅
れた場合は、第６図に示す如く、誘起電圧波形は５１ｃ
の如くになり、第１の基準信号とは位相の異なる第２の
基準信号φ　　と検出回路２ 出力Ａの否定へを入力とする遅相位相差検出回路２６が
動作して、その出力Ｃは７４となり、遅相位相差記憶回
路２７、２８の出力Ｅはゝゝ１“にセットされ、第２リ
セツト・ぐルスφＲ２　（第４図の６５）はＮＡＮＤ回
路２９を通過して出力ＮＫは（１１） φ　　（第６図の７５）が現れ、ＡＮＤ回路３２２ に印加されその出力Ｈに７６の如くになる。すなわちＡ
によってゝゝ１“にセットされた振巾記憶回路３３、３
４の出力Ｆは再び“０“にリセットされ、切換回路の出
力Ｉはφ１とな，す、これが波形変換回路３９０入力端
子０に印加され、端子１には波形５５即ちφ１、端子２
には波形５６即ちφ２、端子３には波形５７即ちφ３が
印加されているから、その出力にの波形は７７の如くに
なり、進相位相制御回路は動作していないためその出力
Ｇｆｌゝゝ１“すなわちＡＮＤ回路４０の入力Ｊばゞ１
“であるため、・ぞルス選択回路の出力りは７７の如く
になる。すなわち定常時のノ々ルスを１／□６ＳｅＣ遅
れ方向に延長した・ぐルス巾２倍の出力電圧が発生し、
駆動コイル４３には駆動電流７８が流れ、その誘起電圧
５１ｃとの関係は第６図の如くになる。

この結果入力は２倍となり、しかも遅相方向に増加する
ため、駆動力は有効に作用して、遅れた振動位相は進め
られ急速に定常状態に引き戻される。

ここに変換機の振動位相は第１の基準信号φＳｌ　　。

（１２） と一定時間後の第２の基準信号φ　　とによって２ 比較されることになる。

変換機の振動振巾が減少し、従って駆動コイル４３に誘
起する電圧５１ａが検出レベル５２以下になった場合は
検出回路３０は動作せず出力端子ＡＫは検出／ー，Ｑル
スは現れない。一方遅相位相制御回路も動作しないため
その出力Ｎは常に９１“であシ、リセット・ソルスφ　
　（第６図６４）は常Ｒ＋ にＡＮＤ回路３２′ｆｆ：介して振巾記憶回路３３、３
４のＮＡＮＤ回路３３人力Ｉ（Ｋ接続されているため振
巾記憶回路３３、３４の出力Ｆｆｌゝゝ０“にリセット
される。すなわち振動位相が遅れた場合と同じ状態とな
り、切換回路の出力■はφＩとなり、これが波形変換回
路３９０入力に印加され、その出力にの波形は７７の如
くになり、進相位相制御回路は動作していないため、そ
の出力Ｇはゝゝ１“すなわちＡＮＤ回路４０の入力Ｊは
ゝゝ１“であり、パルス選択回路の出力しは７７の如く
になる。すなわち、定常時のパルス中が２倍の出力電圧
が発生し、駆動コイル４３には２倍の駆動電流が流れ、
入力は２倍となって減少した振巾は急速に定常状態に引
き戻される。

本実施例ではテンゾ式共振変換機を用いた場合のパルス
１〕で説明したが、本発明を音叉音片等信の変換機駆動
に応用しても差し支えないことは明らかである。また、
本発明はパルスモーク等にも容易に適用可能である。こ
の場合は、駆動・ぐルス印加終了直後の回転子の過渡的
振巾状態を検出して駆動パルス巾を制御すればよい。ま
た、本実施例では変換機への同期化力を１６　Ｈｚ　１
／１６パルス中とし、振動の異常時（位相進み時、位相
遅れ時及び振巾減少時）に〆・ぞルス巾にしているが、
一般には／４’ルス巾ば％ｎ（ｎ＝１．２、・・・・・
・）で良く、異常時に２倍、４倍といった１倍以上のパ
ルス巾の拡大を図る回路構成を作り得ることも明らかで
ある。１だ駆動周波数も１６　Ｈｚ　　に限定されない
。検出回路への入力は駆動コイルとしたが、新たに検出
コイルを設けても良いことは明らである。

本発明の効果の一つは、外乱等によって変換機（１５） の振動位相が遅れたときに、パルス１１１は定常時の２
倍でしかも遅れ方向に延長するので、急速に振動位相は
定常状態に戻され動作が安定することである。

効果のもう一つは、変換機の振動位相が進んだときに、
・やルスｄ］は定常時の２倍でしかも進み方向に延長す
るので、急速に振動位相ｉｔ定常状態に戻され動作が安
定することである。

効果のもう一つは、変換機の振巾が減少して検出振巾よ
り小さくなったとき駆動パルス中が定常時の２倍になる
ので急速に振巾が定常状態に戻され動作が安定すること
である。さらに本発明の駆動回路を用いる効果の一つは
全ＭＯ８化が行なわれ、回路が極小になることである。

【図面の簡単な説明】

第１図、第２図は本発明の一実施例の主要構成ブロック
線図、第３図、第４図は定常時の回路の作動説明図、第
５図は変換機の振動位相が進んだときの作動説明図、第
６図は振動位相が遅れたときの作動説明図である。 （１６） ４４・・・・・・進相位相制御系 ４５・・・・・・遅相位相制御系 ３３．３４・・・・・・振巾記憶回路 ３０・・・・・・検出回路 １０．１１．１２．２０・・・・・・信号発生回路第１
図 第４＠ ０　　　　　　　　　　６１ 九　　　　　６０ ψ２５９

Claims (1)

【特許請求の範囲】
1. 変換機の駆動コイル両端に駆動用インバータを介して駆
   動パルスを供給することにより変換機を駆動する変換機
   駆動回路に於いて、複数の巾の異なるパルス信号を発生
   する信号発生回路、前記複数のパルス信号を選択的に駆
   動用インバータに供給する駆動ｉｅルス選択回路、前記
   駆動コイルの一端に接続された該駆動コイルの誘起電圧
   を検出する検出回路とを備え、前記検出回路が駆動パル
   ス印加時をさけて誘起電圧を検出することにより変換機
   の振巾の低下を検出し駆動・ゼルス選択回路を切換え、
   パルス巾の大きな駆動・やルスを供給することを特徴と
   する電子時計の変換機駆動回路。