JPS5825791A - ダイヤルパルスの波形整形方式 - Google Patents
ダイヤルパルスの波形整形方式Info
- Publication number
- JPS5825791A JPS5825791A JP56123890A JP12389081A JPS5825791A JP S5825791 A JPS5825791 A JP S5825791A JP 56123890 A JP56123890 A JP 56123890A JP 12389081 A JP12389081 A JP 12389081A JP S5825791 A JPS5825791 A JP S5825791A
- Authority
- JP
- Japan
- Prior art keywords
- ctr
- current
- value
- waveform shaping
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q1/00—Details of selecting apparatus or arrangements
- H04Q1/18—Electrical details
- H04Q1/30—Signalling arrangements; Manipulation of signalling currents
- H04Q1/32—Signalling arrangements; Manipulation of signalling currents using trains of DC pulses
- H04Q1/36—Pulse-correcting arrangements, e.g. for reducing effects due to interference
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は交換装置（＝おいて、端末より送られてきたダ
イヤルパルスの受信波形を整形する方式に関するもので
ある。
イヤルパルスの受信波形を整形する方式に関するもので
ある。
従来のダイヤルノ；ルス波形整形方式＃ま一般：二継電
器を用い、その動作復旧遅延時間を利用して波形整形を
行なっており、小形化できない欠、へカフあった。これ
１二対して電子回路で同様の機能を実現する試みが幾つ
かなされている力Ｚ（？１えは昭和５５年度電子通信学
会総合全国大会論文集、−論文番号３９７、臼田他「デ
ィジタル交換機用加入者回路のＩＣ化」）、大容量のコ
ンデンサｆ）ｉ必要で、力・つ所望の時間精度を得るた
めＣ−はコンデンサおよび抵抗値（：高精度が必要とな
り、集積回路（−取り込むことができないため、集積回
路イヒＥ ｉ負さない欠点があった。
器を用い、その動作復旧遅延時間を利用して波形整形を
行なっており、小形化できない欠、へカフあった。これ
１二対して電子回路で同様の機能を実現する試みが幾つ
かなされている力Ｚ（？１えは昭和５５年度電子通信学
会総合全国大会論文集、−論文番号３９７、臼田他「デ
ィジタル交換機用加入者回路のＩＣ化」）、大容量のコ
ンデンサｆ）ｉ必要で、力・つ所望の時間精度を得るた
めＣ−はコンデンサおよび抵抗値（：高精度が必要とな
り、集積回路（−取り込むことができないため、集積回
路イヒＥ ｉ負さない欠点があった。
本発明はこれらの欠点を除去するため（−１通話線の電
流の有無（二よりアップダウンカウンタを酊制御し、該
アップダウンカウンタの言十数値力ヨ所定の値、例えば
一定値又は零（二連したことをもって通話線の電流の有
無を判定するよう（ニしたもので、それｔ二より、通話
線の断続電流信号に対して積分効果を有し、雑音、チャ
ツタを除去した形で波形整形が行なえ、かつ、ディジタ
ル回路で構成できることから集積回路化に適するダイヤ
ルパルス波形整形方式を提供するものであや。以下、本
発明を図面１１ついて詳細に説明する。
流の有無（二よりアップダウンカウンタを酊制御し、該
アップダウンカウンタの言十数値力ヨ所定の値、例えば
一定値又は零（二連したことをもって通話線の電流の有
無を判定するよう（ニしたもので、それｔ二より、通話
線の断続電流信号に対して積分効果を有し、雑音、チャ
ツタを除去した形で波形整形が行なえ、かつ、ディジタ
ル回路で構成できることから集積回路化に適するダイヤ
ルパルス波形整形方式を提供するものであや。以下、本
発明を図面１１ついて詳細に説明する。
第１図は本発明の第１の実施例であって、ＣＮ■は本発
明によるダイヤルパルス波形整形回路、置は電話機端末
のダイヤルの接点、ＬＡ、ＬＢは通話線路、Ａ、Ｂは交
換局の出端子、ＤＥＴは電流検出手段を示す。ダイヤル
パルス波形整形回路ＣＮＶのＣＴＲはアップダウンカウ
ンタであって、Ｕはアップ制御入力、Ｄはダウン制御入
力、Ｃはクロック入力、Ｑｎはｎカウント出力、ＡＬＬ
“０”はすべて零の場合の出力端子である。又、ＦＦは
フリップフロップであって、Ｓはセット入力、Ｒはリセ
ット入力、Ｑはフリップフロップ出力である。ＡＮＤｌ
、ＡＮＤ２は禁止端子付アンド回路、ＩＮＶは反転回
路、ＯＲはオア回路である。
明によるダイヤルパルス波形整形回路、置は電話機端末
のダイヤルの接点、ＬＡ、ＬＢは通話線路、Ａ、Ｂは交
換局の出端子、ＤＥＴは電流検出手段を示す。ダイヤル
パルス波形整形回路ＣＮＶのＣＴＲはアップダウンカウ
ンタであって、Ｕはアップ制御入力、Ｄはダウン制御入
力、Ｃはクロック入力、Ｑｎはｎカウント出力、ＡＬＬ
“０”はすべて零の場合の出力端子である。又、ＦＦは
フリップフロップであって、Ｓはセット入力、Ｒはリセ
ット入力、Ｑはフリップフロップ出力である。ＡＮＤｌ
、ＡＮＤ２は禁止端子付アンド回路、ＩＮＶは反転回
路、ＯＲはオア回路である。
ＳＣＮ ＩＮ、５ＣＮＯＵＴ、ＣＬＫはダイヤルパルス
波形整形回路ＣＮＶの入力端子であって、ＳＣＮ ＩＮ
はダイヤルパルス入力端子、５ＣＮＯＵＴは整形出力端
子、ＣＬＫはクロック入力端子である。
波形整形回路ＣＮＶの入力端子であって、ＳＣＮ ＩＮ
はダイヤルパルス入力端子、５ＣＮＯＵＴは整形出力端
子、ＣＬＫはクロック入力端子である。
ング図で、第１図と同種記号は該当部分の波形を表わし
ている。第２図において、ａの波形部分は電話機端末の
ダイヤル接点のチャツタを表わし、ｂの波形部分は雑音
による不用パルスを表わし、Ｃの波形部分は雑音による
波形割れを表わしている。５ＣＮＩＮは通話線に流れる
電流の電流検出手段ＤＥＴでの検出出力波形、ＣＴＪ
ＦＦ後にカッコを付して記した記号はアップダウンカウ
ンタＣＴＪフリップフロップＦＦの各端子の波形、（Ｃ
ＴＪはアップダウンカウンタＣＴＲの計数値である。
ている。第２図において、ａの波形部分は電話機端末の
ダイヤル接点のチャツタを表わし、ｂの波形部分は雑音
による不用パルスを表わし、Ｃの波形部分は雑音による
波形割れを表わしている。５ＣＮＩＮは通話線に流れる
電流の電流検出手段ＤＥＴでの検出出力波形、ＣＴＪ
ＦＦ後にカッコを付して記した記号はアップダウンカウ
ンタＣＴＪフリップフロップＦＦの各端子の波形、（Ｃ
ＴＪはアップダウンカウンタＣＴＲの計数値である。
次に第２図を参考にして第１図の動作を説明する。電話
機端、末のダイヤルの接装置が断続動作することにより
、電源Ｅによって通話線路ＬＡ。
機端、末のダイヤルの接装置が断続動作することにより
、電源Ｅによって通話線路ＬＡ。
ＬＢに断続電流が流れる。該断続電流を電流検出手段Ｄ
ｇＴが検出し、論理信号レベル（二変換するが、その波
形は第２図の５ＣＮＩＮで示したようにチャツタ等を含
んでおり、それがダイヤルパルス波形整形回路ＣＮＶに
入力される。該入力信号５ＣＮＩＮの“１″、すなわち
通話線路ＬＡ、ＬＢに電流が流れている場合にアップダ
ウンカウンタＣＴＲはアップ側に制御され、該入力信号
５ｃＮＩＮの“０”、すなわち通話線路ＬＡ、ＬＢに電
流が流れていない場合にアップダウンカウンタＣＴｆｔ
はＩＮＶを通してダウン側に制御される。アンド回路Ａ
ＮＤＩの第１人力は入力信号５ＣＮＩＮ、第２人力はク
ロック信号ＣＬＫ、禁止入力はアップダウンカウンタＣ
ＴＲの計数値が一定値Ｑｒ＋−二なった場合の信号を入
力し、アンド回路ＡＮＤ２の第１人力は入力信号５ＣＮ
ＩＮの反転信号、第２人力はクロック信号ＣＬＫ、禁止
入力はアップダウンカウンタＣＴＲの計数値が零になっ
た場合の信号を入力する。
ｇＴが検出し、論理信号レベル（二変換するが、その波
形は第２図の５ＣＮＩＮで示したようにチャツタ等を含
んでおり、それがダイヤルパルス波形整形回路ＣＮＶに
入力される。該入力信号５ＣＮＩＮの“１″、すなわち
通話線路ＬＡ、ＬＢに電流が流れている場合にアップダ
ウンカウンタＣＴＲはアップ側に制御され、該入力信号
５ｃＮＩＮの“０”、すなわち通話線路ＬＡ、ＬＢに電
流が流れていない場合にアップダウンカウンタＣＴｆｔ
はＩＮＶを通してダウン側に制御される。アンド回路Ａ
ＮＤＩの第１人力は入力信号５ＣＮＩＮ、第２人力はク
ロック信号ＣＬＫ、禁止入力はアップダウンカウンタＣ
ＴＲの計数値が一定値Ｑｒ＋−二なった場合の信号を入
力し、アンド回路ＡＮＤ２の第１人力は入力信号５ＣＮ
ＩＮの反転信号、第２人力はクロック信号ＣＬＫ、禁止
入力はアップダウンカウンタＣＴＲの計数値が零になっ
た場合の信号を入力する。
アンド回路ＡＮＤ１ 、ＡＮＤ２の出力はオア回路ＯＲ
により論理和されてアップダウンカウンタＣＴＲのクロ
ック入力信号とし、アップダウンカウンタＣＴＲの計数
値が一定値に達したときにフリップ７０ツブＦＦをセッ
トし、該ＣＴＲの計数値が零、に達したときにＦＦをリ
セットする。そして、該フリップフロップＦＦのＱ出力
を波形整形出力５ＣＮＯＵＴとする。
により論理和されてアップダウンカウンタＣＴＲのクロ
ック入力信号とし、アップダウンカウンタＣＴＲの計数
値が一定値に達したときにフリップ７０ツブＦＦをセッ
トし、該ＣＴＲの計数値が零、に達したときにＦＦをリ
セットする。そして、該フリップフロップＦＦのＱ出力
を波形整形出力５ＣＮＯＵＴとする。
今、入力信号８ＣＮＩＮが“０″の場合、ＣＴ Ｒ，（
Ｕ）は“０″になり、かつＣＴＲ（Ｄ）は“１″となる
ため、ＣＴＲはダウン制御になる。この場合、ＡＮＤＩ
の第１−人力、即ち５ＣＮＩＮは′０”となり、該ＡＮ
Ｄ１の第２人力のクロック信号Ｃ’ＬＫは出力されず、
一方、ＡＮＤ２の第１人力、即ち５ＣＮＩＮの反転信号
は“１＃となり、該ＡＮＤ２の禁止人力はＣＴＲの計数
値が零でないためＯ″であり、該ＡＮＤ２の第２人力の
クロック信号ＣＬＫは０几回路を通してＣＴＲのＣ端子
に入力され、ＣＴＲはクロック信号を減少方向（こ計数
する。このようにして、ＣＴＲの計数値が零になるまで
計数され、該ＣＴＲの計数値が零に達すると、そのＡＬ
Ｌ“０”端子が１″となり、その結果、前記ＡＮＤ２の
禁止入力はｌ”となるため、該ＡＮＤ２の第２人力のク
ロック信号は出力されず、ＣＴＲは計数動作を停止し、
かつＦＦのＲ端子は“１”（二なって該ＦＦはリセット
され、該ＦＦの出力、即ち波形整形出力５ＣＮＯＵＴは
０”になる。この状態は入力信号５ＣＮＩＮが１″にな
るまで維持される。
Ｕ）は“０″になり、かつＣＴＲ（Ｄ）は“１″となる
ため、ＣＴＲはダウン制御になる。この場合、ＡＮＤＩ
の第１−人力、即ち５ＣＮＩＮは′０”となり、該ＡＮ
Ｄ１の第２人力のクロック信号Ｃ’ＬＫは出力されず、
一方、ＡＮＤ２の第１人力、即ち５ＣＮＩＮの反転信号
は“１＃となり、該ＡＮＤ２の禁止人力はＣＴＲの計数
値が零でないためＯ″であり、該ＡＮＤ２の第２人力の
クロック信号ＣＬＫは０几回路を通してＣＴＲのＣ端子
に入力され、ＣＴＲはクロック信号を減少方向（こ計数
する。このようにして、ＣＴＲの計数値が零になるまで
計数され、該ＣＴＲの計数値が零に達すると、そのＡＬ
Ｌ“０”端子が１″となり、その結果、前記ＡＮＤ２の
禁止入力はｌ”となるため、該ＡＮＤ２の第２人力のク
ロック信号は出力されず、ＣＴＲは計数動作を停止し、
かつＦＦのＲ端子は“１”（二なって該ＦＦはリセット
され、該ＦＦの出力、即ち波形整形出力５ＣＮＯＵＴは
０”になる。この状態は入力信号５ＣＮＩＮが１″にな
るまで維持される。
ダイヤルパルス波形整形回路ＣＮＶの入力信号８ ＣＮ
Ｉ Ｎ カ” １ ’ ニ変化シタ’ＪＡ 合Ｌｋ、
ＣＴ Ｒ（Ｕ））１１ビになり、かッＣＴ Ｒ（Ｄ）ハ
″′０″となり、ＣＴＲはアップ制御になる。この場合
、ＡＮＤ）２の第１人力５ＣＮＩＮの反転信号は１０″
となり、該ＡＮＤ２の第２人力のクロック信号ＣＬＫは
出力されず、一方、ＡＮＤｌの第１八カ５ｃＮＩＮは１
″′となり、かつ該ＡＮＤＩの禁止へカはＣＴＲの計数
値が一定値に達していないため０＃であり、該ＡＮＤ
１の第２人力のクロック信号はＯＲ回路を通してＣＴＲ
のＣ端子に入力され、ＣＴＲはクロック信号を増加方向
に計数する。該ＣＴＲは計数値が一定値Ｑｎに達するま
でクロック信号を計数し、該ＣＴＲの計数値が一定値に
達すると、そ１ｎ出カが“１”になり、その結果、前記
ＡＮＤ１の禁止六方は”１”となるため、該ＡＮＤＩの
第２人力のクロック信号は出力されず、ＣＴＲは計数動
作を停止し、がつＦＦのＳ端子は“１″になって該ＦＦ
はセットされ、該ＦＦの出力、すなわち波形整形出力８
ＣＮ０ＵＴは′１＃になる。この状態は入力信号ＳＣＮ
ＩＮが“０”；−なるまで維持される。
Ｉ Ｎ カ” １ ’ ニ変化シタ’ＪＡ 合Ｌｋ、
ＣＴ Ｒ（Ｕ））１１ビになり、かッＣＴ Ｒ（Ｄ）ハ
″′０″となり、ＣＴＲはアップ制御になる。この場合
、ＡＮＤ）２の第１人力５ＣＮＩＮの反転信号は１０″
となり、該ＡＮＤ２の第２人力のクロック信号ＣＬＫは
出力されず、一方、ＡＮＤｌの第１八カ５ｃＮＩＮは１
″′となり、かつ該ＡＮＤＩの禁止へカはＣＴＲの計数
値が一定値に達していないため０＃であり、該ＡＮＤ
１の第２人力のクロック信号はＯＲ回路を通してＣＴＲ
のＣ端子に入力され、ＣＴＲはクロック信号を増加方向
に計数する。該ＣＴＲは計数値が一定値Ｑｎに達するま
でクロック信号を計数し、該ＣＴＲの計数値が一定値に
達すると、そ１ｎ出カが“１”になり、その結果、前記
ＡＮＤ１の禁止六方は”１”となるため、該ＡＮＤＩの
第２人力のクロック信号は出力されず、ＣＴＲは計数動
作を停止し、がつＦＦのＳ端子は“１″になって該ＦＦ
はセットされ、該ＦＦの出力、すなわち波形整形出力８
ＣＮ０ＵＴは′１＃になる。この状態は入力信号ＳＣＮ
ＩＮが“０”；−なるまで維持される。
通話線路ＬＡ、ＬＢに雑音が誘導した場合（＝生じる雑
音パルスｂ又は電話機のダイヤル接装置のチャツタによ
って生じる不用パルスａないし波形割れＣに対し、前記
ＣＴＲの計数値は正規入力波形と同様にアップダウン動
作を行うが、前記不用パルス、波形割れの時間よりもＣ
ＴＲの計数値が一定値又は零（二連するまでの時間を長
く設定することにより、該不用パルス、波形割れを生じ
ても、ＣＴＲの計数値が一定値又は零に達することがな
いので、前記ＦＦの状態は変化せず、したがって前記不
用パルス、波形割れを取り除き、ダイヤルパルスの波形
整形を行うことができる。
音パルスｂ又は電話機のダイヤル接装置のチャツタによ
って生じる不用パルスａないし波形割れＣに対し、前記
ＣＴＲの計数値は正規入力波形と同様にアップダウン動
作を行うが、前記不用パルス、波形割れの時間よりもＣ
ＴＲの計数値が一定値又は零（二連するまでの時間を長
く設定することにより、該不用パルス、波形割れを生じ
ても、ＣＴＲの計数値が一定値又は零に達することがな
いので、前記ＦＦの状態は変化せず、したがって前記不
用パルス、波形割れを取り除き、ダイヤルパルスの波形
整形を行うことができる。
第３図は第２の実施例であって、ＣＬＫＩはＣＴＲの計
数値の増加用クロック信号、ＣＬＫ２はＣＴＲの計数値
の減少用クロック信号であり、その他は第１図の実施例
と同様である。第３図の動作は第１図と基本的に同じで
あるが、ＣＴＲの計数値の増加および減少を行なうため
のクロックを増加用り０７りＣＬＫＩと減少用クロック
ＣＬＫ２とに分けたため、ＣＴＲの計数値の増加時間及
び減少時間を個々に設定することができる。従って、不
用パルス、波形割れの生じる現象が、通話電流の有無の
どちらかに発生頻度ないし継続時間がかたよった場合、
発生頻度ないし継続時間の多い動作状態のカウンタが所
定の値に達するまでの時間を長くする、すなわちクロッ
クの周期を長くすることによって、不用パルス、波形割
れの場合の不用（二対する保護時間を任意に設定するこ
とができ、動作が安定になる。
数値の増加用クロック信号、ＣＬＫ２はＣＴＲの計数値
の減少用クロック信号であり、その他は第１図の実施例
と同様である。第３図の動作は第１図と基本的に同じで
あるが、ＣＴＲの計数値の増加および減少を行なうため
のクロックを増加用り０７りＣＬＫＩと減少用クロック
ＣＬＫ２とに分けたため、ＣＴＲの計数値の増加時間及
び減少時間を個々に設定することができる。従って、不
用パルス、波形割れの生じる現象が、通話電流の有無の
どちらかに発生頻度ないし継続時間がかたよった場合、
発生頻度ないし継続時間の多い動作状態のカウンタが所
定の値に達するまでの時間を長くする、すなわちクロッ
クの周期を長くすることによって、不用パルス、波形割
れの場合の不用（二対する保護時間を任意に設定するこ
とができ、動作が安定になる。
以上の説明において、アップダウンカウンタＣＴＲの内
部構成には言及しなかったが、その構成法については周
知であり、更にアンド回路ＡＮＤ１、ＡＮＤ２．反転回
路ＩＮＶ等はアップダウンカウンタＣＴＲを゛構成する
ゲート回路等に併合することも可能であり、本発明はそ
の構成により制限されるものではない。またフリップフ
ロップＦＦをリセットする際のアップダウンカウンタＣ
ＴＲの計数値については”０”の場合を例示したが、こ
れに限らず、Ｑ′。よりも小さい値なる他の値でもよい
。
部構成には言及しなかったが、その構成法については周
知であり、更にアンド回路ＡＮＤ１、ＡＮＤ２．反転回
路ＩＮＶ等はアップダウンカウンタＣＴＲを゛構成する
ゲート回路等に併合することも可能であり、本発明はそ
の構成により制限されるものではない。またフリップフ
ロップＦＦをリセットする際のアップダウンカウンタＣ
ＴＲの計数値については”０”の場合を例示したが、こ
れに限らず、Ｑ′。よりも小さい値なる他の値でもよい
。
以上説明したように、本発明によれば、大容量コンデン
サ、高精度抵抗を用いることなしく−、ダイヤルパルス
波形整形回路を構成でき、かつ該回路はディジタル回路
で構成できることから集積回路に好蓮であり、小形で経
済的で高精度なダイヤルパルス波形整形回路を提供゛で
きる利点かあ一す、更に雑音、チャツタ（二よる不用パ
ルス、波形割れを取り除くことができる利点がある。
サ、高精度抵抗を用いることなしく−、ダイヤルパルス
波形整形回路を構成でき、かつ該回路はディジタル回路
で構成できることから集積回路に好蓮であり、小形で経
済的で高精度なダイヤルパルス波形整形回路を提供゛で
きる利点かあ一す、更に雑音、チャツタ（二よる不用パ
ルス、波形割れを取り除くことができる利点がある。
第１図は本発明の第１の実施例を示す図、第２図は第１
図の動作を説明するためのタイミング図、第３図は本発
明の第２の実施例を示す図である。 置・・・電話機端末のダイヤル接点、ＬＡ、 ＬＢ・・
・通話線路、Ａ、Ｂ・・・交換局の出端子、ＤＢＴ・・
・電流検出手段、Ｅ・・・直流電源、ＣＮＶ・・・ダイ
ヤルパルス波形整形回路、ＣＴＲ・・・アップダウンカ
ウンタ、ＦＦ・・・フリップフロップ、ＩＮＶｏ、６反
転回路、ＡＮＤ ｉ 、 Ａ−ＮＤ ２・・・禁止入力
付アンド回路１．０几・・・オア回路、５ＣＮＩＮ・・
・波形整形回路入力信号入力、ＣＬＫ・・・クロック入
力、ＣＬＫＩ・・・加算用クロック入力、ＣＬＫ２・・
・減算用クロック入力。
図の動作を説明するためのタイミング図、第３図は本発
明の第２の実施例を示す図である。 置・・・電話機端末のダイヤル接点、ＬＡ、 ＬＢ・・
・通話線路、Ａ、Ｂ・・・交換局の出端子、ＤＢＴ・・
・電流検出手段、Ｅ・・・直流電源、ＣＮＶ・・・ダイ
ヤルパルス波形整形回路、ＣＴＲ・・・アップダウンカ
ウンタ、ＦＦ・・・フリップフロップ、ＩＮＶｏ、６反
転回路、ＡＮＤ ｉ 、 Ａ−ＮＤ ２・・・禁止入力
付アンド回路１．０几・・・オア回路、５ＣＮＩＮ・・
・波形整形回路入力信号入力、ＣＬＫ・・・クロック入
力、ＣＬＫＩ・・・加算用クロック入力、ＣＬＫ２・・
・減算用クロック入力。
Claims (1)
- 【特許請求の範囲】 １、 アップダウンカウンタ回路を備え、通話線に流れ
る断続電流信号の電流の有無（二より、前記カウンタ回
路の計数値が増加あるいは減少する方向に切換えてクロ
ックを計数し、前記計数値が予め定めた第１の値書二達
したときをもって通話線に電流が有りとし、第２の値（
＝達したときをもって通話線（＝電流が無しとすること
を特徴とするダイヤルパルスの波形整形方式。 ２、 前記カウンタ回路の計数値が増加する場合と減少
する場合で各々異なったクロックを用いることを特徴と
する特許請求の範囲第１項記載のダイヤルパルスの波形
整形方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56123890A JPS5825791A (ja) | 1981-08-07 | 1981-08-07 | ダイヤルパルスの波形整形方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56123890A JPS5825791A (ja) | 1981-08-07 | 1981-08-07 | ダイヤルパルスの波形整形方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5825791A true JPS5825791A (ja) | 1983-02-16 |
| JPS6254277B2 JPS6254277B2 (ja) | 1987-11-13 |
Family
ID=14871880
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56123890A Granted JPS5825791A (ja) | 1981-08-07 | 1981-08-07 | ダイヤルパルスの波形整形方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5825791A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008136085A (ja) * | 2006-11-29 | 2008-06-12 | Renesas Technology Corp | トグル検知回路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5227344A (en) * | 1975-08-27 | 1977-03-01 | Oki Electric Ind Co Ltd | Code integrating circuit |
-
1981
- 1981-08-07 JP JP56123890A patent/JPS5825791A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5227344A (en) * | 1975-08-27 | 1977-03-01 | Oki Electric Ind Co Ltd | Code integrating circuit |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008136085A (ja) * | 2006-11-29 | 2008-06-12 | Renesas Technology Corp | トグル検知回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6254277B2 (ja) | 1987-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1198780A (en) | Self-clocking binary receiver | |
| US4185273A (en) | Data rate adaptive control device for Manchester code decoders | |
| JP2001518749A (ja) | 超線形積分器を用いたｆｓｋ復調器 | |
| JPH0786513B2 (ja) | データ受信装置 | |
| US3958133A (en) | Digital noise discriminator | |
| US4939775A (en) | Telephone ringing detector | |
| CA1072640A (en) | Digital carrier wave detect circuitry | |
| JPS6254277B2 (ja) | ||
| JPH0272745A (ja) | 波形整形回路 | |
| JP2558824B2 (ja) | 着信検出回路 | |
| JP2613903B2 (ja) | 積分型アナログ−デジタル変換器 | |
| JP4243368B2 (ja) | ダイヤルパルス検出回路 | |
| JPS6142997B2 (ja) | ||
| JPH04274613A (ja) | チャタリング除去回路 | |
| SU1513432A1 (ru) | Устройство дл регулировани мощности | |
| JPS62188516A (ja) | 遅延回路 | |
| JPS6128113B2 (ja) | ||
| SU1688412A1 (ru) | Дельта-кодек | |
| JPS62195903A (ja) | 周期関数信号発生回路 | |
| SU1197070A1 (ru) | Многоканальное устройство подавлени помех | |
| SU1374228A1 (ru) | Устройство дл контрол последовательности импульсов | |
| JPS6074820A (ja) | Ａ／ｄ変換器 | |
| JPH023349B2 (ja) | ||
| JPH0537573A (ja) | データ断検出回路 | |
| JPS60180214A (ja) | 信号整形装置 |