JPH0537573A - データ断検出回路 - Google Patents
データ断検出回路Info
- Publication number
- JPH0537573A JPH0537573A JP3188895A JP18889591A JPH0537573A JP H0537573 A JPH0537573 A JP H0537573A JP 3188895 A JP3188895 A JP 3188895A JP 18889591 A JP18889591 A JP 18889591A JP H0537573 A JPH0537573 A JP H0537573A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- data
- counter circuit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 25
- 239000003990 capacitor Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Dc Digital Transmission (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
Abstract
(57)【要約】
【目的】 データ断検出時間をディジタル回路で設定す
ることによりデータ断検出回路のデータ断検出時間を所
望の時間に設定する。 【構成】 データ入力端子１からデータａが入力される
と、比較器３の出力ｂは“Ｈ”となる。同時にカウンタ
回路４の出力ｄは比較器３の出力ｂがセット信号となる
ので“Ｈ”を出力する。カウンタ回路４の出力ｄが
“Ｈ”になるとＡＮＤ回路５はクロック入力端子２から
入力されるクロック信号をカウンタ回路４に出力する。
データａが入力されている間は常にカウンタ回路４にセ
ット信号が入力されるのでカウンタ回路４の出力ｄは
“Ｈ”を保持する。データａが無くなると、比較器３の
出力は“Ｌ”となり、カウンタ回路４にセット信号が入
力されないので、設定されたクロック数だけカウントし
て出力を“Ｌ”にし、データ断の検出を行う。データ断
検出回路にカウンタを用いることにより、データ断検出
時間を所望の時間に設定できる。
ることによりデータ断検出回路のデータ断検出時間を所
望の時間に設定する。 【構成】 データ入力端子１からデータａが入力される
と、比較器３の出力ｂは“Ｈ”となる。同時にカウンタ
回路４の出力ｄは比較器３の出力ｂがセット信号となる
ので“Ｈ”を出力する。カウンタ回路４の出力ｄが
“Ｈ”になるとＡＮＤ回路５はクロック入力端子２から
入力されるクロック信号をカウンタ回路４に出力する。
データａが入力されている間は常にカウンタ回路４にセ
ット信号が入力されるのでカウンタ回路４の出力ｄは
“Ｈ”を保持する。データａが無くなると、比較器３の
出力は“Ｌ”となり、カウンタ回路４にセット信号が入
力されないので、設定されたクロック数だけカウントし
て出力を“Ｌ”にし、データ断の検出を行う。データ断
検出回路にカウンタを用いることにより、データ断検出
時間を所望の時間に設定できる。
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路で実現さ
れたデータ断検出回路に関する。
れたデータ断検出回路に関する。
【０００２】
【従来の技術】ディジタルデータ伝送装置の受信回路に
おいて、受信データの有無を検出してデータ断検出信号
を出力し、あるいは各種の出力信号を固定する等の機能
が必要となることがある。データの有無を判定する一方
法として、一定時間内にデータが識別されない時に、デ
ータが断と判定する方法が広く使用されている。
おいて、受信データの有無を検出してデータ断検出信号
を出力し、あるいは各種の出力信号を固定する等の機能
が必要となることがある。データの有無を判定する一方
法として、一定時間内にデータが識別されない時に、デ
ータが断と判定する方法が広く使用されている。
【０００３】従来のデータ断検出回路の一例を図４に示
す。従来のデータ断検出回路は、抵抗７とコンデンサ８
からなる積分器７０と、基準電圧発生回路６と、基準電
圧発生回路６の電圧と入力データ信号の電圧を比較する
電圧比較器３と、積分器７０の出力を比較する電圧比較
器３３とから構成されている。
す。従来のデータ断検出回路は、抵抗７とコンデンサ８
からなる積分器７０と、基準電圧発生回路６と、基準電
圧発生回路６の電圧と入力データ信号の電圧を比較する
電圧比較器３と、積分器７０の出力を比較する電圧比較
器３３とから構成されている。
【０００４】次に動作について説明する。なお説明のた
めに伝送符号はＣＭＩ符号と仮定する。図４において、
データ入力端子１からデータａが入力され、そのデータ
入力が基準電圧６より電圧が高くなると、電圧比較器３
の出力ｂが高レベルになる。基準電圧６の電圧を中間レ
ベルよりやや高めに設定すると、データ受信信号は図５
の（ｂ）に示すように一定期間内に一定期間以上の高レ
ベル信号が出力されるが、データ断の際には低レベルに
固定となる。図５の（ｂ）に示す電圧比較器３の出力信
号ｂを積分器７０で積分すると図２の（ｃ）に示すよう
な波形ｃを得る。すなわち、データ信号時には常に基準
電圧源６６の電圧より高い電圧を保ち、データ断になっ
た後に基準電圧源６６の電圧より低い電圧に変化する。
この電圧変化の時定数ｔｏは積分器７０の時定数で決ま
る。
めに伝送符号はＣＭＩ符号と仮定する。図４において、
データ入力端子１からデータａが入力され、そのデータ
入力が基準電圧６より電圧が高くなると、電圧比較器３
の出力ｂが高レベルになる。基準電圧６の電圧を中間レ
ベルよりやや高めに設定すると、データ受信信号は図５
の（ｂ）に示すように一定期間内に一定期間以上の高レ
ベル信号が出力されるが、データ断の際には低レベルに
固定となる。図５の（ｂ）に示す電圧比較器３の出力信
号ｂを積分器７０で積分すると図２の（ｃ）に示すよう
な波形ｃを得る。すなわち、データ信号時には常に基準
電圧源６６の電圧より高い電圧を保ち、データ断になっ
た後に基準電圧源６６の電圧より低い電圧に変化する。
この電圧変化の時定数ｔｏは積分器７０の時定数で決ま
る。
【０００５】電圧比較器３３の出力ｄは、データ受信時
には高レベルが出力され、データ断の場合には低レベル
が出力される。
には高レベルが出力され、データ断の場合には低レベル
が出力される。
【０００６】
【発明が解決しようとする課題】上述した従来のデータ
断検出回路では、抵抗とコンデンサで構成される積分器
の時定数により、データ断検出時間を設定しているため
に、抵抗とコンデンサの値の変動で、データ断検出時間
が変化してしまうこと、あるいは抵抗やコンデンサを半
導体集積回路で実現するとレイアウト面積が大きくなる
欠点があった。
断検出回路では、抵抗とコンデンサで構成される積分器
の時定数により、データ断検出時間を設定しているため
に、抵抗とコンデンサの値の変動で、データ断検出時間
が変化してしまうこと、あるいは抵抗やコンデンサを半
導体集積回路で実現するとレイアウト面積が大きくなる
欠点があった。
【０００７】本発明は従来の上記実情に鑑みてなされた
ものであり、従って本発明の目的は、従来の技術に内在
する上記欠点を解消することを可能とした新規なデータ
断検出回路を提供することにある。
ものであり、従って本発明の目的は、従来の技術に内在
する上記欠点を解消することを可能とした新規なデータ
断検出回路を提供することにある。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に、本発明に係るデータ断検出回路は、基準電圧発生回
路と、該基準電圧発生回路の出力電圧と入力データ信号
を比較する電圧比較器と、該電圧比較器の出力をセット
入力とするカウンタ回路と、該カウンタ回路の出力とク
ロック入力端子からのクロック信号との論理積をとるＡ
ＮＤ回路とを備えて構成され、該ＡＮＤ回路の出力は前
記カウンタ回路のクロック入力に接続され、前記カウン
タ回路の出力をデータ断検出信号出力とすることを特徴
としている。
に、本発明に係るデータ断検出回路は、基準電圧発生回
路と、該基準電圧発生回路の出力電圧と入力データ信号
を比較する電圧比較器と、該電圧比較器の出力をセット
入力とするカウンタ回路と、該カウンタ回路の出力とク
ロック入力端子からのクロック信号との論理積をとるＡ
ＮＤ回路とを備えて構成され、該ＡＮＤ回路の出力は前
記カウンタ回路のクロック入力に接続され、前記カウン
タ回路の出力をデータ断検出信号出力とすることを特徴
としている。
【０００９】
【実施例】次に本発明をその好ましい一実施例について
図面を参照しながら具体的に説明する。
図面を参照しながら具体的に説明する。
【００１０】図１は本発明に係るデータ断検出回路の一
実施例を示すブロック構成図である。
実施例を示すブロック構成図である。
【００１１】図１を参照するに、本発明の一実施例は、
基準電圧を発生する基準電圧発生回路６と、基準電圧発
生回路６の出力電圧と入力データ信号ａを比較する電圧
比較器３と、電圧比較器３の出力をセット入力するカウ
ンタ回路４と、カウンタ回路４の出力とクロック入力端
子からのクロック信号との論理積をとるＡＮＤ回路５と
を備えて構成され、ＡＮＤ回路５の出力はカウンタ回路
４のクロック入力に接続され、カウンタ回路４の出力を
データ断検出信号出力とすることを特徴としている。
基準電圧を発生する基準電圧発生回路６と、基準電圧発
生回路６の出力電圧と入力データ信号ａを比較する電圧
比較器３と、電圧比較器３の出力をセット入力するカウ
ンタ回路４と、カウンタ回路４の出力とクロック入力端
子からのクロック信号との論理積をとるＡＮＤ回路５と
を備えて構成され、ＡＮＤ回路５の出力はカウンタ回路
４のクロック入力に接続され、カウンタ回路４の出力を
データ断検出信号出力とすることを特徴としている。
【００１２】データ入力端子１からデータａが入力され
ると、比較器３の出力ｂは“Ｈ”となる。同時にカウン
タ回路４の出力ｄは、比較器３の出力ｂがセット信号と
なるので“Ｈ”を出力する。カウンタ回路４の出力ｄが
“Ｈ”になると、ＡＮＤ回路５はクロック入力端子２か
ら入力されるクロック信号ｃをカウンタ回路４にクロッ
ク信号ｅとして出力する。データａが入力されている間
は、常にカウンタ回路４にセット信号が入力されるの
で、カウンタ回路４の出力ｄは“Ｈ”を保持する。デー
タ信号ａが無くなると、比較器３の出力ｂは“Ｌ”とな
り、カウンタ回路４にセット信号が入力されないので、
カウンタ回路４は、設定されたクロック数だけカウント
して出力ｄを“Ｌ”にし、データ断の検出を行う。
ると、比較器３の出力ｂは“Ｈ”となる。同時にカウン
タ回路４の出力ｄは、比較器３の出力ｂがセット信号と
なるので“Ｈ”を出力する。カウンタ回路４の出力ｄが
“Ｈ”になると、ＡＮＤ回路５はクロック入力端子２か
ら入力されるクロック信号ｃをカウンタ回路４にクロッ
ク信号ｅとして出力する。データａが入力されている間
は、常にカウンタ回路４にセット信号が入力されるの
で、カウンタ回路４の出力ｄは“Ｈ”を保持する。デー
タ信号ａが無くなると、比較器３の出力ｂは“Ｌ”とな
り、カウンタ回路４にセット信号が入力されないので、
カウンタ回路４は、設定されたクロック数だけカウント
して出力ｄを“Ｌ”にし、データ断の検出を行う。
【００１３】図２は図１に示した本発明に係るカウンタ
回路４の具体的構成例を示すブロック図である。
回路４の具体的構成例を示すブロック図である。
【００１４】図２を参照するに、本実施例においてはカ
ウンタ回路４はＤ−ＦＦ（フリップフロップ）回路４
４、４５、４６で構成される８分周ダウンカウンタ回路
を用いている。
ウンタ回路４はＤ−ＦＦ（フリップフロップ）回路４
４、４５、４６で構成される８分周ダウンカウンタ回路
を用いている。
【００１５】次に図２を用いて回路動作を説明する。デ
ータ入力端子１からデータａが入力されると、基準電圧
６の電圧レベルよりデータａの入力電圧レベルの方が大
きいために、比較器３の出力ｂは“Ｈ”となり、カウン
タ回路４はセットされる。カウンタ回路４がセットされ
るとその出力ｄが“Ｈ”となり、ＡＮＤ回路５は一方の
入力端子が“Ｈ”となるので、出力ｅはクロック入力端
子２からのクロック信号ｃをクロック信号ｅとして出力
する。データａが入力されるている間は、常にカウンタ
回路４にセット信号が入力されるので、Ｄ−ＦＦで構成
されるカウンタ回路４では、セットが優先されるために
カウンタ出力ｄは“Ｈ”を保持する。データａが入力さ
れなくなると、比較器３の出力ｂが“Ｌ”となってセッ
トが解除され、カウンタ回路４はダウンカウントを始め
る。最終段のカウンタ４６が“Ｌ”となると、ＡＮＤ回
路５の出力ｅは“Ｌ”となり、初段のカウンタ４４はカ
ウントを停止する。
ータ入力端子１からデータａが入力されると、基準電圧
６の電圧レベルよりデータａの入力電圧レベルの方が大
きいために、比較器３の出力ｂは“Ｈ”となり、カウン
タ回路４はセットされる。カウンタ回路４がセットされ
るとその出力ｄが“Ｈ”となり、ＡＮＤ回路５は一方の
入力端子が“Ｈ”となるので、出力ｅはクロック入力端
子２からのクロック信号ｃをクロック信号ｅとして出力
する。データａが入力されるている間は、常にカウンタ
回路４にセット信号が入力されるので、Ｄ−ＦＦで構成
されるカウンタ回路４では、セットが優先されるために
カウンタ出力ｄは“Ｈ”を保持する。データａが入力さ
れなくなると、比較器３の出力ｂが“Ｌ”となってセッ
トが解除され、カウンタ回路４はダウンカウントを始め
る。最終段のカウンタ４６が“Ｌ”となると、ＡＮＤ回
路５の出力ｅは“Ｌ”となり、初段のカウンタ４４はカ
ウントを停止する。
【００１６】本実施例では、データ信号ａが断となって
から、クロック信号ｅの４個目でデータ断信号が“Ｌ”
となる。なお、本実施例ではカウンタ回路の段数ｎが３
の場合を示したが、カウンタの段数ｎを増減することに
より、所望のデータ断時間を設定することができる。
から、クロック信号ｅの４個目でデータ断信号が“Ｌ”
となる。なお、本実施例ではカウンタ回路の段数ｎが３
の場合を示したが、カウンタの段数ｎを増減することに
より、所望のデータ断時間を設定することができる。
【００１７】図３は図２に示された実施例のタイミング
チャートであり、（ａ）の実線は入力データ信号ａであ
り、波線は基準電圧発生回路６の出力電圧である。図３
（ａ）において「０」、「１」はＣＭＩ符号を示してい
る。（ｂ）は比較器３の出力ｂであり、カウンタ回路４
のセット信号となり、（ａ）に示すように入力データａ
が基準電圧発生回路６の出力電圧よりも高い時に“Ｈ”
を出力する。（ｃ）はクロック信号ｃであって、（ｄ）
はカウンタ回路４の出力ｄであり、（ｃ）のセット信号
が入力されなくなってから４個目のクロック信号で
“Ｌ”を出力し、データ断を検出する。また（ｅ）は、
ＡＮＤ回路５の出力ｅであり、（ｄ）に示すようにカウ
ンタ回路４の出力が“Ｈ”の時だけ、クロック信号を出
力する。
チャートであり、（ａ）の実線は入力データ信号ａであ
り、波線は基準電圧発生回路６の出力電圧である。図３
（ａ）において「０」、「１」はＣＭＩ符号を示してい
る。（ｂ）は比較器３の出力ｂであり、カウンタ回路４
のセット信号となり、（ａ）に示すように入力データａ
が基準電圧発生回路６の出力電圧よりも高い時に“Ｈ”
を出力する。（ｃ）はクロック信号ｃであって、（ｄ）
はカウンタ回路４の出力ｄであり、（ｃ）のセット信号
が入力されなくなってから４個目のクロック信号で
“Ｌ”を出力し、データ断を検出する。また（ｅ）は、
ＡＮＤ回路５の出力ｅであり、（ｄ）に示すようにカウ
ンタ回路４の出力が“Ｈ”の時だけ、クロック信号を出
力する。
【００１８】
【発明の効果】以上説明した様に、本発明のデータ断検
出回路によれば、ディジタル回路でデータ断検出時間を
設定し、回路に抵抗やコンデンサを使用しないので、レ
イアウト面積を小さくすることができ、かつ抵抗やコン
デンサの素子偏差にかかわらず、データ断検出時間を一
定にできる効果が得られる。
出回路によれば、ディジタル回路でデータ断検出時間を
設定し、回路に抵抗やコンデンサを使用しないので、レ
イアウト面積を小さくすることができ、かつ抵抗やコン
デンサの素子偏差にかかわらず、データ断検出時間を一
定にできる効果が得られる。
【図１】本発明に係るデータ断検出回路の一実施例を示
すブロック構成図である。
すブロック構成図である。
【図２】図１に示した本発明の一実施例のうちカウンタ
回路を詳細に示したブロック図である。
回路を詳細に示したブロック図である。
【図３】本発明による実施例の動作タイミングチャート
である。
である。
【図４】従来のデータ断検出回路のブロック図である。
【図５】従来におけるデータ断検出回路のタイミングチ
ャートである。
ャートである。
１…データ入力端子
２…クロック入力端子
３、３３…比較器
４…カウンタ回路
４４、４５、４６…Ｄ−ＦＦ回路
５…ＡＮＤ回路
６、６６…基準電圧発生器
７…抵抗
７０…積分器
８…コンデンサ
Claims (2)
- 【請求項１】 基準電圧発生回路と、該基準電圧発生回
路の出力電圧と入力データ信号を比較する電圧比較器
と、該電圧比較器の出力をセット入力とするカウンタ回
路と、該カウンタ回路の出力とクロック入力端子からの
クロック信号との論理積をとるＡＮＤ回路とを有し、該
ＡＮＤ回路の出力は前記カウンタ回路のクロック入力に
接続され、前記カウンタ回路の出力をデータ断検出信号
出力とすることを特徴としたデータ断検出回路。 - 【請求項２】 前記カウンタ回路はｎ個のＤ形フリップ
フロップにより構成され、該フリップフロップの段数ｎ
によりデータ断時間を設定することを更に特徴とする請
求１に記載のデータ断検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3188895A JPH0537573A (ja) | 1991-07-29 | 1991-07-29 | データ断検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3188895A JPH0537573A (ja) | 1991-07-29 | 1991-07-29 | データ断検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0537573A true JPH0537573A (ja) | 1993-02-12 |
Family
ID=16231764
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3188895A Pending JPH0537573A (ja) | 1991-07-29 | 1991-07-29 | データ断検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0537573A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6055465A (en) * | 1996-12-19 | 2000-04-25 | Yazaki Corporation | Hazard display system |
| US7397268B2 (en) | 2002-11-28 | 2008-07-08 | Matsushita Electric Industrial Co., Ltd. | Receiver circuit |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58123247A (ja) * | 1982-01-18 | 1983-07-22 | Mitsubishi Electric Corp | 光伝送システムの回線監視装置 |
| JPH02117246A (ja) * | 1988-10-27 | 1990-05-01 | Nec Corp | Ｐｃｍ入力断検出回路 |
-
1991
- 1991-07-29 JP JP3188895A patent/JPH0537573A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58123247A (ja) * | 1982-01-18 | 1983-07-22 | Mitsubishi Electric Corp | 光伝送システムの回線監視装置 |
| JPH02117246A (ja) * | 1988-10-27 | 1990-05-01 | Nec Corp | Ｐｃｍ入力断検出回路 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6055465A (en) * | 1996-12-19 | 2000-04-25 | Yazaki Corporation | Hazard display system |
| US7397268B2 (en) | 2002-11-28 | 2008-07-08 | Matsushita Electric Industrial Co., Ltd. | Receiver circuit |
| US7675314B2 (en) | 2002-11-28 | 2010-03-09 | Panasonic Corporation | Receiver circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950000761B1 (ko) | 직렬 입력신호의 동기회로 | |
| JP3220029B2 (ja) | 入力信号読み取り回路 | |
| JP2921494B2 (ja) | 発振回路 | |
| EP0258893A2 (en) | Start pattern detecting apparatus | |
| JP2002141956A (ja) | 識別レベル自動制御回路及び制御方法、識別位相自動制御回路及び制御方法、並びに光受信器 | |
| JP4817539B2 (ja) | 信号検出装置、信号検出方法、信号伝送システム、及びコンピュータ読み取り可能なプログラム | |
| JP2538762B2 (ja) | クロック断検出回路 | |
| JP3164904B2 (ja) | 入力信号断検出方式 | |
| JP3079682B2 (ja) | 搬送波対雑音比検出装置の拡張装置 | |
| JP3338726B2 (ja) | サージ識別装置 | |
| JPS594318A (ja) | パルス幅検出回路 | |
| JPH08139762A (ja) | バイポーラ／ユニポーラ変換回路 | |
| KR100333717B1 (ko) | 입력신호의에지검출을이용한클럭발생장치 | |
| JP2606458Y2 (ja) | 信号レベル監視回路 | |
| JPH0461421A (ja) | Ｐｌｌ回路 | |
| JP3025702B2 (ja) | ロック検出回路 | |
| JP2822680B2 (ja) | 信号検出回路 | |
| KR100393979B1 (ko) | 디지털 피엘엘 회로 | |
| JP2985582B2 (ja) | クロック回路 | |
| JPH01105698A (ja) | 信号入力検出回路 | |
| JPH0591148A (ja) | 信号断検出回路 | |
| JPH04323709A (ja) | クロック判別回路 | |
| JPH06140920A (ja) | 自動分周回路 | |
| JPH02241111A (ja) | 信号断検出回路 | |
| JP2003179587A (ja) | データ入力装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031222 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040312 |
|
| A521 | Written amendment |
Effective date: 20040510 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Effective date: 20040513 Free format text: JAPANESE INTERMEDIATE CODE: A911 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20040618 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050427 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050622 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060906 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 3 Free format text: PAYMENT UNTIL: 20090915 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100915 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20100915 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110915 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |