JPS5826583B2 - デ−タニユウリヨクソウチ - Google Patents

Description

【発明の詳細な説明】 本発明は制御用コンピュータにアナログデータを入力す
る場合のデータ入力装置に関するものである。

従来周知の如く、アナログデータを制御用コンピュータ
に入力する場合、そのアナログデータをディジタルデー
タに変換し、この変換されたディジタルデータを制御用
コンピュータに入力させており、前記アナログデータか
らディジタルデータに変換するには一般にＡ−Ｄ変換器
が使用されている。

このＡ−Ｄ変換器は、変換指令パルス（以下コマンドパ
ルス）によりアナログデータをディジタルデータに変換
する動作を開始し、ある一定時間抜変換が完了し、ディ
ジタルデータが有効となる。

この為、制御用コンピュータで前記Ａ−Ｄ変換器を通し
てアナログデータを読取る場合、制御用コンピュータが
コマンドパルスをＡ−Ｄ変換器に加え、アナログデータ
からディジタルデータへ変換される時間だけ待ち、前記
Ａ−Ｄ変換器のディジタルへの変換が完了したデータを
読取るか、或はデータが必要となる時点から前記Ａ−Ｄ
変換器の変換時間だけ前にさかのぼった時点にコマンド
パルスを前記Ａ−Ｄ変換器に加え、このＡ−Ｄ変換器の
変換作動中に他の命令を実行し、この人り変換器の変換
時間経過後にこのＡ−Ｄ変換器にて変換したディジタル
データを読取る処理作動を実行している。

しかしながら、前述した従来周知の方法では、多数のア
ナログデータを取扱う場合、変換時間の間、制御用コン
ピュータを待期させると時間が無駄となってしまい、ま
たデータが必要となる時点から変換時間分さかのぼって
コマンドパルスをＡＤ変換器に加え、変換作動中は他の
命令を実行させる方法では、前記制御用コンピュータの
演算処理を実行するためのプログラムを定めるソフトウ
ェアが非常に煩雑、となってしまうという欠点があった
。

本発明は上記の欠点を解消するもので、複数のアナログ
データを選択的にディジタルデータに変換するＡ−Ｄ変
換手段の変換作動の完了時点を示すスティタス信号をア
ナログデータセレクタのアドレス指定を行うアドレスカ
ウンタに加えてそのアドレス指定を変更し、さらにその
スティタス信号により各種の演算処理を実行する制御用
コンピュータの割込作動を指令して前記Ａ−Ｄ変換手段
より発生するディジタルデータを前記制御用コンピュー
タに読取ることによって、前記複数のアナログデータを
効率よく前記制御用コンピュータに読取ることができ、
しかもこの制御用コンピュータの演算処理のソフトウェ
アも簡単にできるデータ入力装置を提供することを目的
とするものである。

以下本発明を第１図に従って説明する。

第１図に於いて、１はアナログデータセレクタで、１ａ
はこのアナログデータセレクタ１に加わる多数のアナロ
グデータ、１ｂはアナログデータセレクタ１により前記
アナログデータ１ａの中の１つのデータを選択したセレ
クトアナログデータである。

２はサンプルホールド回路で、前記アナログデータセレ
クタ１より発生するセレクトアナログデータ１ｂをホー
ルドするものであり、２ａはサンプルホールド回路２に
よりホールドされたホールドデータである。

３はＡ−Ｄ変換器で、前記サンプルホールド回路２より
発生するホールドデータ２ａをディジタルデータに変換
するものであり、３ｃはＡ−Ｄ変換器３にて変換された
ディジタルデータである。

４は読取回路をなすディジタルデータセレクタ、５は制
御用コンピュータ、５ａは前記ディジタルデータセレク
タ４のコントロール信号であり、どのデータを選択する
かをコントロールするものである。

４ａは前記ディジタルデータセレクタ４の出力で前記コ
ントロール信号５ａによって選択されたデータが出力さ
れ、前記制御用コンピュータ５の入力に印加されている
。

３ａは前記Ａ−Ｄ変換器３がアナログデータをディジタ
ルデータに変換している間論理レベルがルベルになり変
換完了時点に反転するスティタス信号である。

７はインバータで前記スティタス信号３ａを反転して制
御クロックパルス７ａを発生するものである。

６はアドレスカウンタで、前記制御クロックパルス７ａ
を受けて計数作動し、前記アナログデータセレクタ１に
加わる多数のアナログデータ１ａを時分割的に選択する
ための選択信号６ａを発生している。

また、前記インバータ７より発生する制御クロックパル
ス７ａは前記サンプルホールド回路２のホールド信号、
前記制御用コンピータ５の割込み信号、及び前記アドレ
スカウンタ６のクロック入力となっている。

３ｂは前記Ａ−Ｄ変換器３のコマンドパルスであり、前
記制御用コンピュータ５から変換作動開始時点に発生す
るものである。

次に本発明の動作を第２図に示すタイミング図に従って
説明する。

第２図に於いて、（ａ）はコマンドパルス３ｂ、（ｂ）
はスティタス信号３ａ、（ｃ）は制御クロックパルス７
ａ、（ｄ）は選択信号６ａを示している。

まず、時刻ｔ １にコマンドパルス３ｂが制御用コンピ
ュータ５からＡ−Ｄ変換器３に印加され、コマンドパル
ス３ｂがルベルからＯレベルに反転した時すなわち時刻
ｔ２でＡ−Ｄ変換器３は動作を開始しスティタス信号３
ａを出力する。

この時、インバータ７の出力の制御クロックパルス７ａ
は反転されルベルからＯレベルになる。

また、アドレスカウンタ６はネガティブ、エツジでトリ
ガされ選択信号６ａがカウントアツプされる。

この為、アナログデータセレクタ１は次のアナログデー
タを選択してセレクトアナログデータ１ｂを出力する。

その後、Ａ−Ｄ変換器３の変換動作が完了する時点の時
刻ｔ３でスティタス信号３ａは反転し、インバータＩの
出力の制御クロックパルス７ａは０レベルからルベルと
なる。

この制御クロックパルスは制御用コンピュータ５の割込
み信号となっている為、制御用コンピュータ５は割込サ
ービスルーチンのプログラムを実行する。

このとき、ディジタルデータセレクタ４はＡ−Ｄ変換器
３の出力ディジタルデータ３ｃ及びアドレスカウンタ６
の出力の選択信号６ａを入力し、その選択信号６ａによ
り伺チャンネルのデータかを判断しそのチャンネルに対
応した所定のメモリに記憶する。

この割込サービスルーチンの動作が終了すると、時刻ｔ
４で制御用コンピュータ５はＡ−Ｄ変換器３にコマンド
パルス３ｂを出力する。

そして、時刻ｔ５でコマンドパルス３ｂがルベルからＯ
レベルに反転するとスティタス信号３ａはＯレベルから
ルベルとなり、インバータ７の出力の制御クロックパル
ス７ａはルベルから０レベルに反転する。

この制御クロックパルス１ａはサンプルホールド回路２
のホールド信号になっている為、時刻ｔ３からｔ４時に
アドレスカウンタ６の出力の選択信号６ａで選択された
アナログデータをホールドする。

また、時刻ｔ５でアドレスカウンタ６はカウントアツプ
する。

以下この動作を繰り返し次々とアナログデータを制御用
コンピュータ５に人力する。

このとき、前記選択信号６ａは時刻ｔ２からｔ５まで１
チヤンネルのアナログデータを選択し、時刻ｔ５からｔ
８までは２チヤンネルのアナログデータを選択し、以後
釜チャンネルのアナログデータを選択することになる。

そして、前記割込サービスルーチンを実行する時刻ｔ３
からｔ５、時刻ｔ６からｔ８の間以外の時間となるＡ−
Ｄ変換器３の変換作動中に、制御用コンピュータ５のメ
インルーチンのプログラムを実行する。

すなわち、制御用コンピュータ５は時刻ｔ２からｔ３ま
でメインルーチンのプログラムを実行し、時刻ｔ３から
ｔ５までの間前記メインルーチンを中断して割込サービ
スルーチンのデータ読取作動を実行し、時刻ｔ５から時
刻ｔ６まで再び前記メインルーチンの中断以後のプログ
ラムを実行する。

また、制御用コンピュータ５で読取ったディジタルデー
タに対して選択信号５ａは１つカウントアツプされた状
態であるが、ソフトウェアで１つずらして判断すれば倒
ら問題がない。

なお、前述した実施例ではアナログデータは順次入力さ
れるのみであるが同時に２つのアナログデータを入力し
たい場合には、そのアナログデータのみを並列にそれぞ
れ独立のＡ−Ｄ変換器を挿入して行なえばよい。

また、前記Ａ−Ｄ変換器３として数ｍ５ｅｃの変換作動
時間を要するものを用いたが、例えばその変換作動時間
が非常に短いＡ−Ｄ変換器を複数個並列に設け、その全
ての変換作動が完了した時点に割込サービスルーチンを
利用して前記全てのＡＤ変換器のディジタルデータを集
中的に読取るような作動を周期的に繰返してもよい。

以上述べたように本発明においては、複数のアナログデ
ータを選択的にディジタルデータに変換するＡ−Ｄ変換
手段の変換作動の完了時点を示すスティタス信号をアナ
ログデータセレクタのアドレス指定を行うアドレスカウ
ンタに加えてそのアドレス指定を変更し、さらにそのス
ティタス信号により各種の演算処理を実行する制御用コ
ンピュータの割込作動を指令して前記Ａ−Ｄ変換手段よ
り発生するディジタルデータを前記制御用コンピュータ
に読取るための読取回路を具備しているから、前記アド
レスカウンタのアドレス指定を前記スティタス信号によ
り変更してそのアドレス指定のための制御用コンピュー
タのソフトウェアの負担を不要にでき、複数のアナログ
データを順次選択しＡ−Ｄ変換された後、割込作動を使
用して制御用コンピュータに入力する為、この制御用コ
ンピュータが複数のアナログデータの選択を行なう必要
がなく効率よく読取ることができ、また常に新しいデー
タが参照でき、しかも前記制御用コンピュータの演算処
理のソフトウェアも簡単にできるという優れた効果があ
る。

【図面の簡単な説明】

第１図は本発明になるデータ入力装置の一実施例を示す
ブロック線図、第２図は本発明の詳細な説明するタイミ
ング図である。 １・・・・・・アナログデータセレクタ、２・・・・・
・サンプルホールド回路、３・・・・・・Ａ−Ｄ変換器
、４・・・・・・読取回路をなすディジタルデータセレ
クタ、５・・・・・・制御用コンピュータ、６・・・・
・・アドレスカウンタ、７・・・・・・インバータ。

Claims (1)

1. 【特許請求の範囲】 １ 複数のアナログデータから順次その１つを選択する
   アナじグデータセレクタと、 このアナログデータセレクタのアドレス指定を行うアド
   レスカウンタと、 前記アナログデータセレクタよりの出力のアナログデー
   タをディジタルデータに変換するとともに、その変換作
   動の完了時点を示すスティタス信号により前記アドレス
   カウンタのアドレス指定を変更させるＡ／Ｄ変換手段と
   、 各種の演算処理を実行する制御用コンピュータの割込作
   動を前記スティタス信号により指令して前記Ａ／Ｄ変換
   手段より発生するディジタルデータを前記制御用コンピ
   ュータに読取るための読取手段とを具備することを特徴
   とするデータ入力装置。