JPS5828337U - アドレス検出回路 - Google Patents

アドレス検出回路

Info

Publication number
JPS5828337U
JPS5828337U JP12203381U JP12203381U JPS5828337U JP S5828337 U JPS5828337 U JP S5828337U JP 12203381 U JP12203381 U JP 12203381U JP 12203381 U JP12203381 U JP 12203381U JP S5828337 U JPS5828337 U JP S5828337U
Authority
JP
Japan
Prior art keywords
output
address
module
detection circuit
full adder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP12203381U
Other languages
English (en)
Other versions
JPS6012188Y2 (ja
Inventor
信行 森脇
Original Assignee
東芝エンジニアリング株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東芝エンジニアリング株式会社 filed Critical 東芝エンジニアリング株式会社
Priority to JP12203381U priority Critical patent/JPS6012188Y2/ja
Publication of JPS5828337U publication Critical patent/JPS5828337U/ja
Application granted granted Critical
Publication of JPS6012188Y2 publication Critical patent/JPS6012188Y2/ja
Expired legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【図面の簡単な説明】
第１図は従来装置の１例を構成を示すブロック図、第２
図は本考案の一実施例の構成を示すブロック図、第３図
は本考案の他の実施例の構成を示すブロック図である。 Ａｌｏ−Ａｌ７・・・入力端子、ＳＯ１〜Ｓ０８・・・
出力端子、ＦＡ・・・全加算器、ＺＤ、　ＺＤ’・・・
オールゼロ検出回路、ＡＤ、ＡＤ′・・・デコーダ、Ａ
Ｓ・・・アドレススイッチ、２８．２９・・・４ビツト
全加算器、３０〜３５．３７〜３９・・・インバータ、
４０〜４３・・・ナントゲート、４４〜５１・・・切換
スイッチ。

Claims (1)

    【実用新案登録請求の範囲】
  1. システム内に複数個並設される各モジュール内にそれぞ
    れ複数の対象回路を有しアドレスデータにより各モジュ
    ール内の対象回路が個別に指定されるシステムにおける
    前記アドレスデータより指定された前記対象回路を判別
    するアドレス検出回路において、外部設定操作により任
    意の先頭アドレスの１の複数に対応するデータを発生す
    るアドレス設定器と、キャリー人力に常時キャリー信号
    が与えられており前記アドレス設定器から与えられる補
    数データと入力アドレスデータとを加算する全加算器と
    、この全加算器出力のうちモジュール内アドレシングに
    必要な下位桁を除く上位不要桁出力が与えられ、これら
    上位不要桁出力がすべて「０」であるときに検出信号を
    出力するオールゼロ検出回路と、このオールゼロ検出回
    路の検出出力があるときにのみ前記全加算器出力のうち
    前記モジュール内アドレシングに用いられる下位桁出力
    をデコードして該モジュール内各対象回路に対応する複
    数の出力端に該下位桁情報に基づき択一的に信号を出力
    するデコーダとを具備したことを特徴とするサドレス検
    出回路。
JP12203381U 1981-08-18 1981-08-18 アドレス検出回路 Expired JPS6012188Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12203381U JPS6012188Y2 (ja) 1981-08-18 1981-08-18 アドレス検出回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12203381U JPS6012188Y2 (ja) 1981-08-18 1981-08-18 アドレス検出回路

Publications (2)

Publication Number Publication Date
JPS5828337U true JPS5828337U (ja) 1983-02-23
JPS6012188Y2 JPS6012188Y2 (ja) 1985-04-20

Family

ID=29915967

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12203381U Expired JPS6012188Y2 (ja) 1981-08-18 1981-08-18 アドレス検出回路

Country Status (1)

Country Link
JP (1) JPS6012188Y2 (ja)

Also Published As

Publication number Publication date
JPS6012188Y2 (ja) 1985-04-20

Similar Documents

Publication Publication Date Title
JPS5937639U (ja) 工業用処理装置
JP2975638B2 (ja) 半導体集積回路
JPS5937603U (ja) シ−ケンス制御装置
SU888121A1 (ru) Устройство дл формировани исполнительных адресов
JPS6126332U (ja) 積算計回路
JPS5831459A (ja) 磁気バブルメモリ装置
JPS5933551U (ja) デ−タ読取り装置
JPS6092348U (ja) キ−入力装置
JPS62276655A (ja) Ｄｍａ転送方式
JPS59122625U (ja) デイジタル入力装置のエラ−検出回路
JPS5992929U (ja) Ｄｍａ装置のメモリ監視装置
JPS5846193U (ja) 論理入力回路
JPS59161016U (ja) 表示警報設定回路
JPS6230663B2 (ja)
JPS60153057U (ja) フアクシミリ装置
JPS58171543U (ja) コ−ド入力装置
JPS5888230U (ja) 露光量表示装置
JPS6090930U (ja) 同調指示装置
JPS61107844A (ja) デ−タの送受信方式
JPS5934373U (ja) シンチレ−シヨンカメラ
JPS58170100U (ja) メモリ装置
JPS5897796U (ja) 変換回路
JPS58153541U (ja) 遠隔操作装置
JPS59126384U (ja) 外部入力信号自動表示切換装置
JPS5885827U (ja) 選局装置