JPH022153B2

JPH022153B2 -

Info

Publication number: JPH022153B2
Application number: JP55173659A
Authority: JP
Inventors: Eisaku Okamoto; Kotaro Mizuno
Original assignee: Yamaha Corp
Current assignee: Yamaha Corp
Priority date: 1980-12-09
Filing date: 1980-12-09
Publication date: 1990-01-17
Also published as: JPS5796396A; US4406203A

Description

【発明の詳細な説明】この発明は、音符情報（音高又は符長）を長さ
の異なるコードで表現することにより保存（記録
又は記憶）すべきデータ量の削減を図つた自動演
奏装置に関する。

従来提案されている自動演奏装置としては、一
連の音符進行における各音符毎に音高データ及び
符長データをメモリに記憶させておき、メモリか
ら順次に読出した音高及び符長データに基づいて
楽音を発生させたり、押鍵位置を表示させたりす
るものがある。しかしながら、この種の自動演奏
装置では、音符情報を長さの同一のコードで表現
しているため、記憶すべきデータ量が多く、メモ
リとしても記憶容量の大きものを必要とする欠点
があつた。また、音高及び符長データをメモリ記
憶させる前に磁気カード等に記録させておくよう
にした場合にも、大面積の磁気カードを必要と
し、取扱い上不要であつた。

従つて、この発明の目的は、保存すべきデータ
量を削減した新規な自動演奏装置を提供すること
にある。

この発明による自動演奏装置は、音符情報を使
用頻度に応じて長さを異にするコードで表現して
保存するようにしたことを特徴とするものであ
る。すなわち、一例として使用頻度の高い音符情
報は短いコードで表現して保存すると共に使用頻
度の低い音符情報は長いコードで表現して保存
し、これらの保存データに基づいて楽音発生又は
押鍵位置表示を行なうようにしたものである。

一般に、ある音符の使用頻度は演奏曲毎に異な
るが、音符情報を音高情報と符長情報とに分けて
考えた場合、音高情報は演奏曲の調に応じて使用
頻度が異なり、符長情報は演奏曲の曲風やテンポ
等で決まる曲種に応じて使用頻度が異なる。そこ
で、この発明の自動演奏装置では、音高情報を上
記の方法でコード化して音高データを形成する際
にＣ調以外曲についてはＣ調に移調した形で音高
データを形成し、この音高データを調指定データ
と共に保存する。そして、再生の際にＣ調の音高
データを調指定データに基づいて本来の調の音高
データに変換する。このようにすると、使用頻度
に応じてコード長を異にする音高データをコード
長一定の音高データに変換するための変換手段を
演奏曲毎に設けなくてよく、構成が簡単となる利
点がある。また、付長情報を上記の方法でコード
化して符長データを形成する際には曲種毎に独自
にコード化を行なつて符長データを形成し、この
符長データを曲種指定データと共に保存する。そ
して、再生の際には曲種指定データに応じて符長
データをコード変換し、曲種に対応した符長デー
タを得る。このようにすると、使用頻度に応じて
コード長を異にする符長データをコード長一定の
符長データに変換するための変換手段を演奏曲毎
に設けなくてよく、構成が簡単となる利点があ
る。

以下、添付図面に示す実施例についてこの発明
を詳述する。

第１図は、この発明の一実施例による自動演奏
装置の音符情報処理部を示すものである。

楽譜１０は、その下方表面に磁気テープ等の記
録媒体１０ａが設けられたもので、記録媒体１０
ａには第２図に示すようなフオーマツトで楽譜デ
ータが記録されている。楽譜１０を読取装置１２
の受入口に挿入セツトすると、読取装置１２は記
録媒体１０ａから楽譜データを読取り、その楽譜
データをビツトシリアルの形でRAM（ラダム・
アクセス・メモリ）からなる前置メモリ１４に供
給する。

書込制御回路１６は読取装置１２からの楽譜デ
ータに基づいてセレクタ回路１８に入力Ａとして
書込アドレス信号を供給するもので、この書込ア
ドレス信号の供給に伴つて前置メモリ１４には書
込制御信号WTを且つセレクタ回路１８には入力
Ａを選択するための選択信号SAをそれぞれ供給
するようになつている。

セレクタ回路１８は、前置メモリ１４が書込制
御信号WTに応じて書込モードにあるとき、選択
信号SAに応じて書込制御回路１６からの書込ア
ドレス信号を前置メモリ１４に供給する。このた
め、前置メモリ１４はセレクタ回路１８からの書
込アドレス信号に応じて読取装置１２からの楽譜
データを取込み、第２図に示すようなフオーマツ
トで記憶する。

第２図のフオーマツトは、上記したように楽譜
データを記録媒体１０ａに記録する際及び楽譜ー
タを前置メモリ１４に記憶する際に用いられるも
ので、プリデータ、音高データ及び符長データを
順次に配置した構成になつており、音高データ及
び符長データはいずれも楽譜１０の音符進行に対
応して順次に配置される。

ここで、プリデータとしては、リズム指定デー
タ、音色指定データ、初期オクターブ指定デー
タ、調指定データ、曲種指定データが順次に配置
される。リズム指定データはオートリズムを制御
するためのもので、ワルツ、ルンバ、マンボ等の
各種のリズムのうちの１つを指定するようになつ
ている。音色指定データは演奏音の音色特性を指
定するためのもので、通常の電子楽器におけるト
ーンレバーによる音色設定に対応するものであ
る。初期オクターブ指定データは例えば２ビツト
のバイナリコードで表現されるもので、演奏初期
のオクターブを示す。この初期オクターブ指定デ
ータは、後述のようにオクターブアツプ／ダウデ
ータに基づいてオクターブコードを形成する際に
必要とされるものである。調指定データは例えば
４ビツトのバイナリコードで表現されるもので、
演奏曲の調を指定するようになつている。この調
指定データは、後述のように音高データを移調処
理する際に必要とされるものである。曲種指定デ
ータは演奏曲の曲種を指定するもので、後述のよ
うに符長データをコード変換する際に必要とされ
るものである。

音高データとして扱われるものには、第３図に
示すように、Ｃ、Ｃ＃、Ｄ……Ｂの12音名に対応
した音名データと、休符データと、オクターブア
ツプ及びダウのデータと、和音データと、区切り
データと、終りデータと、サブルーチンSUB１
〜SUB４及びサブルーチンリターン命令RTSと
がある。ここで、和音データは２ワードデータで
あり、そのうちの１ワードがＭ（メジヤ）、7th（セ
ブンス）、ｍ（マイナ）及びm7（マイナセブンス）
のいずれかに対応した和音タイプを表わし、他の
１ワードがＣ、Ｃ＃ ……Ｂのいずれかに対応した
根音を表わす。また、区切りデータは音高データ
と符長データとの境を示すものであり、終りデー
タは演奏終了を示すものである。第３図の表にお
いて、区切りデータが比較的高頻度の位置におか
れているのは副旋律等を含めてその対応メモリを
設けた場合を想定したためであり、図示の実施例
では「区切り」は１回のみの出現であるが、上記
想定の場合には２回の出現になる。なお、簡単の
ため、音高に関するサブルーチン処理の詳細説明
は省略する。

上記したような種々の音高データは第３図の
「コード」欄に示すようにハフマン（Huffman）
コードを用いてコード長を異にしてコード化され
る。ハフマンコード化法は一群のデータ内におい
て使用頻度の高いデータのコード長（ビツト数）
を短くし且つ使用頻度の低いデータのコード長を
長くするようにコード化を行なうための一方法
で、個々のデータのコード長を決定するには個々
のデータの使用頻度を用いた独得の計算処理手続
を必要とする点に特色がある。

一方、符長データとして扱われるものには、第
４図に示されるように16分音符、８分音符、符点
８分音符、４分音符、符点４分音符、２分音符、
符点２分音符、全音符、３連系の８分音符及び４
分音符（音符の右側に数字「３」を付して示す）
に各々対応する音長データと、上記各音符に対応
するブレイク音符（音付の右側に括弧付きで文字
「Br」を付して示す）に各々対応する音長データ
と、区切りデータと、サブルーチンSUB１〜
SUB４及びサブルーチンリターン命令RTSとが
ある。ここで、ブレーク音符とは同一音高のデー
タが連続するとき微少な非発音期間（キーオフに
対応）を得るために用いられるものである。な
お、区切り及びサブルーチンに関するデータは音
高の場合とは別のものであるが、各々の機能は音
高の場合と同様であり、また簡単のため、符長に
関するサブルーチン処理の詳細説明も省略する。

上記したような種々の符長データは曲種、
、、、においてそれぞれ使用頻度が異な
るので、曲種毎に第４図の「コード」欄に示すよ
うに01コードを用いてコード長を異にしてコード
化される。01コード化法はこの出願の発明者が考
え出したもので、一群のデータ内において使用頻
度の高いデータのコード長を短くし且つ使用頻度
の低いデータのコード長を長くする点で前述のハ
フマンコード化法に類似しているが、個々のデー
タのコード長は“０”又は“１”の連続長を使用
頻度順に異ならせることにより決定されるので、
コード長決定のために特別の計算処理手続が不要
である点でハフマンコード化法とは異なる。01コ
ード化法を用いると、第１０図について後述する
ように符長コード変換回路の構成を簡単化できる
利点がある。

さて、上記のようにしてコード化された楽譜デ
ータを前置メモリ１４に記憶させた後は、スター
トスイツチ２０のオン操作に基づいてRAMクリ
アモードが開始され、この後順次にプリデータ読
出モード、音高データ書込モード、符長データ書
込モード、自動演奏モードの各動作が行なわれ
る。

まず、スタートスイツチ２０をオンすると、こ
のときのオン信号は微分回路２２で立上り微分さ
れ、スタート信号ΔSTに変換される。このスタ
ート信号ΔSTはモードカウンタ２４をリセツト
させるので、カウンタ２４の計数出力をデコード
するデコーダ２６は０番目の出力ラインから
RAMクリア信号RCLを生する。また、スタート
信号ΔSTはORゲート２８にも供給されるので、
ORゲート２８はスタート信号ΔSTに応じて
RAMアドレスリセツト信号RARを発生する。デ
コーダ２６の０番目、２番目及び３番目の出力ラ
インの信号を入力とするNORゲート３０は読出
制御信号RE又は書込制御信号を発生させる
ためのもので、デコーダ２６の０番目の出力ライ
ンからRAMクリア信号RCL＝“１”が発生され
ると、書込制御信号＝“０”を発生する。デ
コーダ２６の０番目及び２番目の出力ラインの信
号を入力とするNORゲート３２は第１の書込用
チツプイネーブル信号₁、を発生するための
もので、デコーダ２６の０番目の出力ラインから
RAMクリア信号RCL＝“１”が発生されると、
信号₁が“０”となる。デコーダ２６の０番
目及び３番目の出力ラインの信号を入力とする
NORゲート３４は第２の書込用チツプイネーブ
ル信号₂を発生するためのもので、デコーダ
２６の０番目の出力ラインからRAMクリア信号
RCL＝“１”が発生されると、信号₂は“０”
となる。

RAMクリアモードの動作は上記したRAMク
リア信号RCL、RAMアドレスリセツト信号
RAR、書込制御信号、第１及び第２の書込
用チツプイネーブル信号₁及び₂に基づ
いて行なわれる。すなわち、RAMクリア信号
RCLは音高コード変換回路３６に供給され、変
換出力TO₁の全ビツトを“１”にするように作用
する。この全ビツト“１”の変換出力TO₁は
RAMからなる音高メモリ３８に供給される。こ
のとき、音高メモリ３８は書込制御信号及び
第１の書込用チツプイネーブル信号₁に応じ
て書込可能な状態にある。また、アドレスカウン
タ４０はRAMアドレスクリア信号RARに応じて
リセツトされた後、ORゲート４２からのRAM
クリア信号RCLに応じて導通しているANDゲー
ト４４から被計数入力CKとして供給されるクロ
ツク信号φを計数し、その計数出力からなる書込
用アドレス信号を音高メモリ３８に供給する。従
つて、音高メモリ３８には全ビツト“１”の変換
出力TO₁がカウンタ４０からの書込用アドレス信
号に応じて書込まれ、それによつて音高メモリ３
８の全番地の情報が“１”にされる。このことは
音高メモリ３８がクリアされたことを意味する。
なお、音高コード変換回路３６の詳細は第５図に
ついて後述される。

一方、符長コード変換回路４６はRAMクリア
信号RCLに応じて全ビツトが“１”の変換出力
TO₂をRAMからなる符長メモリ４８に供給す
る。このとき、符長メモリ４８は書込制御信号
WT及び第２の書込用チツプイネーブル信号
WCE₂に応じて書込可能な状態にある。また、ア
ドレスカウンタ５０はRAMアドレスリセツト信
号RARによつてリセツトされた後、ORゲート５
２からのRAMクリア信号RCLに応じて導通して
いるANDゲート５４から供給されるクロツク信
号φを計数して符長メモリ４８に書込用アドレス
信号を供給する。従つて、符長メモリ４８は前述
の音高メモリ３８の場合と同様にして全番地に
“１”が書込まれることによりクリアされる。な
お、符長コード変換回路４６の詳細は第９図につ
いて後述される。

音高メモリ３８は符長メモリ４８に比較して記
憶容量が大きいので、音高メモリ３８のクリア動
作が終了するときは符長メモリ４８のクリア動作
はすでに終了している。そこで、音高メモリ３８
のクリア動作の終了に応じて次のプリデータ読出
モードの動作を開始させるため、カウンタ４０か
らキヤリイアウト出力COとしての最大アドレス
検知信号MAが導出され、ANDゲート５６の一
方の入力端に供給される。ANDゲート５６の他
方の入力端にはRAMクリア信号RCLが供給され
ているので、ANDゲート５６は最大アドレス検
知信号MAに応じてクリア終了信号CEDを発生す
る。このクリア終了信号CEDはORゲート２８を
介してRAMアドレスクリア信号RARとして送出
され、カウンタ４０及び５０をリセツトさせる。
また、クリア終了信号CEDはアドレスカウンタ
５８をリセツトさせるので、カウンタ５８はその
リセツトの後クロツク信号φを計数して読出用ア
ドレス信号をセレクタ回路１８に入力Ｂとして供
給する。このとき、セレクタ回路１８は選択信号
SAが“０”であるので入力Ｂを選択送出するよ
う動作するので、カウンタ５８からの読出用アド
レス信号はセレクタ回路１８を介して前置メモリ
１４に供給される。このため、前置メモリ１４か
らは読出用アドレス信号に応じて順次にプリデー
タがビツトシリアルの形で読出され、シフトレジ
スタ(S/R)６０に供給される。シフトレジスタ６
０はクロツク信号φに応じて順次にプリデータを
取込み、ビツトシリアルな入力プリデータをビツ
トパラレルなプリデータに変換してラツチ回路６
２に送出する。

一方、クリア終了信号CEDはORゲート６４を
介してモードカウンタ２４にトリガ入力TIとし
て供給されるので、カウンタ２４は１カウント歩
進する。このため、デコーダ２６の１番目の出力
ラインからプリデータ読出モード信号PRが発生
され、ANDゲート６６の一方の入力端に供給さ
れる。ANDゲート６６の他方の入力端にはカウ
ンタ５８の計数出力（読出用アドレス信号）をデ
コードするデコーダ６８からプリデータ読出終了
タイミングに同期してプリデータ終了信号PED
が供給される。従つて、プリデータ読出しが終了
すると、ANDゲート６６からはプリデータ終了
信号PED′が送出され、ラツチ指令信号Ｌとして
ラツチ回路６２に供給される。このため、ラツチ
回路６２はプリデータ読出終了時にシフトレジス
タ６０からの全プリデータを並列的にラツチす
る。この結果、ラツチ回路６２の出力としては、
第２図で示したプリデータ内容に対応してリズム
指定データRYS、音色指定データTC、初期オク
ターブ指定データIOC、調指定データTRP、曲
種指定データMSが送出される。

上記のようにプリデータ読出モードの動作が終
了すると、音高データ書込モードの動作が開始さ
れる。すなわち、ANDゲート６６から送出され
るプリデータ終了信号PED′はORゲート２８を介
してRAMアドレスリセツト信号RARとして送出
され、カウンタ４０及び５０をリセツトさせる一
方、ORゲート６４を介してモードカウンタ２４
に供給され、カウンタ２４を１カウント歩進させ
る。このため、デコーダ２６の２番目の出力ライ
ンから音高データ書込モード信号PWが発生され
ると共に、NORゲート３０及び３２からそれぞ
れ書込制御信号及び第１の書込用チツプイネ
ーブル信号₁が発生される。これらの信号
WT及び₁は音高メモリ３８を書込可能な状
態にする。

ところで、カウンタ５８はプリデータ読出しの
ためのアドレス信号発生動作にひきつづいて音高
データ読出しのためのアドレス信号を発生し、こ
れをセレクタ回路１８を介して前置メモリ１４に
供給する。このため、前置メモリ１４からは音高
データが順次にビツトシリアルな形で読出され、
16ステージ／１ビツトのシフトレジスタ６８に供
給される。このシフトレジスタ６８は前述のシフ
トレジスタ６０と同様にシリアル−パラレル変換
のために設けられたものであつて、その出力PO
としてのパラレル音高データは音高コード変換回
路３６でコード変換される。

音高コード変換回路３６は第５図に示すような
構成になつており、ROM（リード・オンリイ・
メモリ）からなる変換メモリ７０には、シフトレ
ジスタ６８からのパラレル音高データがアドレス
入力AD₁として供給される。変換メモリ７０はア
ドレス入力AD₁をコード変換することにより並列
７ビツトの音高データをラツチ回路７２に供給す
ると共に並列４ビツトのコード長データをプリセ
ツトデータPD₁としてプログラマブルカウンタ７
４に供給するもので、ラツチ回路７２はクロツク
信号φを計数するカウンタ７４のキヤリイアウト
出力COからなるラツチ指令信号LP₁に応じて変
換メモリ７０からの音高データをラツチするよう
になつている。この場合の各音高データに対する
アドレス入力AD₁、ラツチデータLO₁及びプリセ
ツトデータPD₁の対応関係は第３図に示される通
りである。なお、第３図では便宜上アドレス入力
AD₁を10進数で示してある。

ここで、第６図ａを参照して音高コード変換動
作を説明する。カウンタ７４は前述のプリデータ
終了信号PED′によつてリセツトされた後、クロ
ツク信号φを計数して16カウント目に最初のキヤ
リイアウト出力COからなるラツチ指令信号LP₁
を発生する。この時点には、シフトレジスタ６８
の16ステージ目に最初の音高データのMSB（最上
位ビツト）の信号が転送されてくるので、変換メ
モリ７０は最初の音高データに対応する７ビツト
の音高データ及び４ビツトのコード長データをそ
れぞれラツチ回路７２及びカウンタ７４に供給す
る。このため、ラツチ回路７２にはカウンタ７４
の最初のキヤリイアウト出力COに応じて最初の
７ビツトの音高データがラツチされると共に、カ
ウンタ７４には最初のキヤリイアウト出力COに
応じて最初の４ビツトのコード長データがプリセ
ツトされる。そして、カウンタ７４は最初のコー
ド長データが示すコード長に対応した計数値に達
すると、２番目のキヤリイアウト出力COからな
るラツチ指令信号LP₁を発生する。このときのラ
ツチ指令信号LP₁はラツチ回路７２に２番目の７
ビツトの音高データをラツチさせると共にカウン
タ７４に２番目の４ビツトのコード長データをプ
リセツトさせる。以下同様にしてカウンタ７４は
プリセツトデータPD₁の示すコード長に対応する
計数値に達するたびにラツチ指令信号LP₁を発生
し、この信号LP₁に応じて音高データのラツチ動
作及びコード長データのプリセツト動作が行なわ
れる。この結果、ラツチ回路７２の出力側には第
６図ａに示すように和音タイプ、根音、メロデイ
音等に対応するデータが順次に送出され、最後に
終りデータ及び区切りデータが順次に送出され
る。なお、後述の自動演奏モードの動作ではメロ
デイ音データの読出時にデータ読出しが一時的に
停止されるようなつているので、メロデイ音と和
音とを同時に発生させるのを可能にするため、変
換メモリ７０からは和音データ（和音タイプ及び
根音のデータ）及びメロデイ音データの順でデー
タが送出されるようにしてある。

ラツチ回路７２からの７ビツトのラツチデータ
LO₁は第７図に示すように下位２ビツトが和音タ
イプ又はオクターブアツプ／ダウンを、下位４ビ
ツトがノートコードを、上位３ビツトが前置メモ
リ１４内のデータ種別を、MSBを除く上位２ビ
ツトが音高メモリ３８内のデータ種別をそれぞれ
表わすものであるが、第８図ａ，ｂ及びｃに示す
ような変換出力TO₁を得るためラツチ回路７２の
後続の回路でさらにコード変換される。

すなわち、ラツチデータLO₁のうちの上位３ビ
ツトの信号はデコーダ７６に供給され、デコーダ
７６はその入力信号を調べて和音タイプデータの
場合には和音タイプ識別信号CHを、ノートコー
ドデータ（メロデイ音又は根音の音高データ）の
場合にはノートコード識別信号NTを、オクター
ブアツプ／ダウンデータの場合にはオクターブア
ツプ／ダウン識別信号OCを、終りデータの場合
には終り識別信号FNを、区切りデータの場合に
は区切り識別信号NIをそれぞれ発生する。また、
デコーダ７６に供給される３ビツトの信号のうち
の下位２ビツトの信号はセレクタ回路７８に入力
Ａとして供給されると共に、Ｄ−フリツプフロツ
プ８０に供給され、このフリツプフロツプ８０の
出力はセレクタ回路７８に入力Ｂとして供給され
る。セレクタ回路７８は、和音タイプ識別信号
CHを入力とするＤ−フリツプフロツプ８２の出
力信号からなる選択信号SBが“１”のとき入力
Ｂを選択送出し、それ以外のときは入力Ａを選択
送出する。セレクタ回路７８からの２ビツトの出
力は第８図ａ〜ｃに示すようにメロデイマーク、
和音マーク又は終りマークを表わすものである。

ORゲート８４はノートコード識別信号NT及
び終り識別信号FNを入力とするもので、その出
力信号はラツチ指令信号LP₁と共にANDゲート
８６に供給される。ANDゲート８６はデコーダ
７６がノートコードデータ又は終りデータを検出
したときORゲート８４の出力信号に応じてアド
レス進め信号NAIを第１図のANDゲート８７の
一方の入力端に供給する。このときANDゲート
８７の他方の入力端にはデコーダ２６から音高デ
ータ書込モード信号PWが供給されているので、
アドレス進め信号NAIはANDゲート８７を介
し、さらにORゲート４２を介してANDゲート４
４に供給され、これを導通させる。このため、
ANDゲート４４を介してカウンタ４０にはクロ
ツク信号φが供給されるので、カウンタ４０は音
高メモリ３８に書込用アドレス信号を供給し、こ
れに応じてメモリ３８には音高コード変換回路３
６の変換出力TO₁としての音高データが書込まれ
る。

第５図において、ANDゲート８８は区切り識
別信号NI及びラツチ指令信号LP₁を入力として区
切り信号NILを発生するもので、この区切り信号
NILは第１図の符長コード変換回路４６とORゲ
ート２８及び６４とに供給される。この区切り信
号NILは後述の符長データ書込モードの動作を開
始させるためのものである。

ところで、ラツチデータLO₁の下位２ビツトの
信号は、デコーダ７６からのオクターブアツプ／
ダウン識別信号OCに応じてゲート回路９０がイ
ネーブル（EN）状態になるときに加算回路９２
に一方の加算入力として供給される。加算回路９
２の他方の加算入力としては、セレクタ回路９４
の出力データが供給されており、加算回路９２の
出力データはラツチ回路９６に供給される。ラツ
チ回路９６はプリデータ終了信号PED′及びラツ
チ指令信号LP₁を入力とするORゲート９８の出
力信号に応じてラツチ動作を行なうもので、その
２ビツトのラツチデータはセレクタ回路９４に一
方の入力Ａとして供給される。セレクタ回路９４
の他方の入力Ｂとしては２ビツトの初期オクター
ブ指定信号IOCが供給される。セレクタ回路９４
はプリデータ終了信号PED′からなる選択信号SB
が“１”のとき入力Ｂを選択送出し、それ以外の
とき入力Ａを選択送出する。回路９０，９２，９
４，９６，９８を含む回路系は２ビツトのオクタ
ーブコードデータを形成するためのもので、オク
ターブコードデータはラツチ回路９６からセレク
タ回路１００に一方の入力Ａとして供給される。
セレクタ回路１００の他方の入力Ｂとしてはラツ
チデータLO₁の下位２ビツトの信号を入力とする
Ｄ−フリツプフロツプ１０２から和音タイプコー
ドデータが供給される。セレクタ回路１００は前
述のセレクタ回路７８と同様に動作し、フリツプ
フロツプ８２の出力信号からなる選択信号SBが
“１”ならば入力Ｂを選択送出し、それ以外の場
合は入力Ａを選択送出する。セレクタ回路１００
からの２ビツトの出力はオクターブコード又は和
音タイプコードを表わすものである。なお、Ｄ−
フリツプフロツプ８０，８２及び１０２は和音タ
イプコードデータと根音ノートコードデータとの
同期をとるために設けられたもので、いずれもラ
ツチ指令信号LP₁によつて調時されている。

ラツチデータLO₁の下位４ビツトの信号はメロ
デイ音又は根音のノートコードを示すものであ
り、上記したセレクタ回路７８及び１００からの
計４ビツトのデータと組合わされて８ビツトのデ
ータとしてOR回路１０４に供給され、OR回路
１０４から変換出力TO₁として送出される。な
お、OR回路１０４には、前述したRAMクリア
モードの場合に変換出力TO₁を全８ビツトが
“１”になるように発生させるためRAMクリア
信号RCLも供給されている。

ここで、再び第６図ａを参照し、ラツチデータ
LO₁をコード変換して音高メモリ３８に書込む動
作を説明する。

まず、ラツチデータLO₁として和音タイプデー
タが発生されると、デコーダ７６が和音タイプ識
別信号CHを発生し、この信号CHはラツチ指令
信号LP₁に応じてフリツプフロツプ８２に取込ま
れる。これと同時にフリツプフロツプ８０にはラ
ツチ指令信号LP₁に応じて和音マークデータ
「01」が取込まれる。次に、ラツチデータLO₁と
して根音データが発生されると、次のラツチ指令
信号LP₁に応じてフリツプフロツプ８２は先に取
込んだ信号CHをセレクタ回路７８及び１００に
選択信号SBとして供給する。これと同時にセレ
クタ回路７８にはフリツプフロツプ８０から和音
マークデータが且つセレクタ回路１００にはフリ
ツプフロツプ１０２から和音タイプコードデータ
がそれぞれ供給される。このため、セレクタ回路
７８及び１００からはそれぞれ和音マークデータ
及び和音タイプコードデータが選択送出され、
各々のデータはラツチデータLO₁の下位４ビツト
からなる根音コードデータと組合わされて８ビツ
トの和音データとしてOR回路１０４に供給され
る。従つて、OR回路１０４からの変換出力TO₁
としては、第８図ｂに示すようなフオーマツトの
和音データが送出される。このとき、デコーダ７
６からはノートコード識別信号NTが発生される
ので、この信号NTに応じてANDゲート８６か
らはアドレス進め信号NAIが発生される。この
アドレス進め信号NAIは前述したようにしてカ
ウンタ４０が音高メモリ３８に書込用アドレス信
号を供給するのを可能にするので、音高メモリ３
８にはOR回路１０４からの和音データが取込ま
れ、記憶される。

次に、ラツチデータLO₁としてメロデイ音デー
タが発生されると、選択信号SBが“０”である
のでセレクタ回路７８はメロデイマークデータ
「00」を且つセレクタ回路１００はオクターブコ
ードデータをそれぞれ発生する。このときのオク
ターブコードデータの内容は加算回路９２の前回
の演算結果に対応するものであるが、この場合に
は加算回路９２が１回も加算又は減算を行なつて
いないので、初期オクターブ指定データIOCの内
容と同じである。すなわち、セレクタ回路９４か
らプリデータ終了信号PED′に応じて選択送出さ
れた切期オクターブ指定データIOCは、加算回路
９２を介してラツチ回路９６に供給され、そこに
信号PED′に応じてラツチされた後、セレクタ回
路９４及び加算回路９２を介してラツチ回路９６
に帰還され、同回路９６にラツチ指令信号LP₁に
応じてラツチされている。このため、セレクタ回
路１００はオクターブコードデータとしてラツチ
回路９６からの初期オクターブ指定データを選択
送出する。上記したメロデイマークデータ及びオ
クターブコードデータはラツチデータLO₁の下位
４ビツトからなるノートコードデータと組合わさ
れて８ビツトのメロデイ音データとしてOR回路
１０４に供給され、OR回路１０４からの変換出
力TO₁としては、第８図ａに示すようなフオーマ
ツトのメロデイ音データが送出される。このと
き、デコーダ７６からはノートコード識別信号
NTが発生され、この信号NTに応じてANDゲー
ト８６からアドレス進め信号NAIが発生される
ので、前述の和音データの場合と同様にして音高
メモリ３８にはOR回路１０４からのメロデイ音
データが取込まれ、記憶される。

この後、オクターブアツプデータ又はオクター
ブダウンデータがラツチデータLO₁として発生さ
れた場合には、デコーダ７６からオクターブアツ
プ／ダウン識別信号OCが発生されるので、この
信号OCに応じてゲート回路９０が導通する。こ
のため、加算回路９２はオクターブアツプならば
初期オクターブ指定データIOCに「01」を加えて
１オクターブ高いオクターブコードを形成し、オ
クターブダウンならば初期オクターブ指定データ
IOCに「11」を加えて実質的に−１の減算を行な
うことにより１オクターブ低いオクターブコード
を形成する。従つて、音高メモリ３８には、オク
ターブアツプならば前回より１オクターブ高い音
高を示すメロデイ音データが記憶され、オクター
ブダウンならば前回より１オクターブ低い音高を
示すメロデイ音データが記憶される。

上記のようにして一連の和音データないしメロ
デイ音データが発音されるべき順序で音高メモリ
３８に書込まれるが、この後ラツチデータLO₁と
しては終りデータが発生される。この終りデータ
の上位２ビツト「11」はセレクタ回路７８を介し
て終りマークデータとして送出される。この終り
マークデータはセレクタ回路１００の出力と共に
ラツチデータの下位４ビツトと組合わされて８ビ
ツトの終りデータとしてOR回路１０４に供給さ
れる。この場合、８ビツトの終りデータの下位６
ビツトは“０”又は“１”のいずれでもよく、
OR回路１０４からの変換出力TO₁としては、第
８図ｃに示すようなフオーマツトの終りデータが
送出される。このとき、デコーダ７６からは終り
識別信号FNが送出され、この信号FNに応じて
ANDゲート８６からアドレス進め信号NAIが発
生されるので、前述の和音データの場合と同様に
して音高メモリ３８にはOR回路１０４からの終
りデータが取込まれ、記憶される。

最後に、ラツチデータLO₁としては、区切りデ
ータが発生される。この区切りデータに応じてデ
コーダ７６からは区切り識別信号NIが発生され、
この信号NIに応じてANDゲート８８から区切り
信号NILが発生される。この区切り信号NILは第
６図に破線Ｘで示すように符長コード変換動作に
おいて最初のラツチ指令信号LP₂として作用する
ものである。

上記のように音高データ書込モードの動作が終
了すると、符長データ書込モードの動作が開始さ
れる。すなわち、上記のようにして第１図の音高
コード変換回路３６から発生される区切り信号
NILはORゲート２８を介してRAMアドレスリ
セツト信号RARとして送出され、カウンタ４０
及び５０をリセツトさせる一方、ORゲート６４
を介してモードカウンタ２４に供給され、カウン
タ２４を１カウント歩進させる。このため、デコ
ーダ２６の３番目の出力ラインから符長データ書
込モード信号LWが発生されると共に、NORゲ
ート３０及び３４からそれぞれ書込制御信号
及び第２の書込用チツプイネーブル信号₂が
発生される。これらの信号及び₂は符長
メモリ４８を書込可能な状態にする。

ところで、カウンタ５８は音高データ読出しの
ためのアドレス信号発生動作にひきつづいて符長
データ読出しのためのアドレス信号を発生し、こ
れをセレクタ回路１８を介して前置メモリ１４に
供給する。このため、前置メモリ１４からは符長
データが順次にビツトシリアルな形で読出され、
このシリアル符長データは前述の音高データの場
合と同様にシフトレジスタ６８でパラレルデータ
POに変換された形で符長コード変換回路４６に
供給される。

符長コード変換回路４６は第９図に示すような
構成になつており、ROMからなる変換メモリ１
０６には、シフトレジスタ６８からのパラレル符
長データがアドレス入力AD₂として供給される。
変換メモリ１０６はアドレス入力AD₂をコード変
換することにより並列５ビツトの符長データをラ
ツチ回路１０８に供給すると共に並列４ビツトの
コード長データをプリセツトデータP₂としてブ
ログラマブルカウンタ１１０に供給するもので、
ラツチ回路１０８はクロツク信号φを計数するカ
ウンタ１１０のキヤリイアウト出力CO及び前述
の区切り信号NILを入力とするORゲート１１２
からのラツチ指令信号LP₂に応じた変換メモリ１
０６からの符長データをラツチするようになつて
いる。この場合の各符長データに対するアドレス
入力AD₂、ラツチデータLO₂及びプリセツトデー
タPD₂の対応関係は第４図に示される通りであ
る。なお、第４図では便宜上アドレス入力AD₂を
10進数で示してある。

ラツチデータLO₂としての符長データはROM
からなる変換メモリ１１２に供給され、ここで曲
種指定データMSに応じて特定の曲種に対応した
符長データに変換される。変換メモリ１１２から
の符長データはOR回路１１４を介して変換出力
TO₂として送出される。なお、OR回路１１４に
は、前述したRAMクリアモードの場合に変換出
力TO₂を全ビツトが“１”になるように発生させ
るため、RAMクリア信号RCLも供給されてい
る。

ラツチデータLO₂としての符長データは音長・
区切り検出回路１１６にも供給される。この検出
回路１１６は曲種指定データMSに基づいて入符
長データ調べ音長データの場合には音長検出信号
LAを且つ区切りデータの場合には区切り検出信
号LIをそれぞれ発生するようになつている。音
長検出信号LA及び区切り検出信号LIはそれぞれ
ANDゲート１１８及び１２０の各一方の入力端
に供給され、ANDゲート１１８及び１２０の各
他方の入力端にはラツチ指令信号LP₂が供給され
る。このため、ANDゲート１１８からは検出回
路１１６が音長ータを検出するたびに音長検信号
LAに応じてアドレス進め信号LAIが発生され、
ANDゲート１２０からは検出回路１１６が区切
りデータを検出するとき区切り検出信号LIに応
じて区切り信号LILが発生される。

アドレス進め信号LAIは符長データ書込モード
信号LWを一方の入力とするANDゲート１１９
（第１図）に他方の入力として供給される。アド
レス進信号LAIが発生されるとき、ANDゲート
１１９の出力信号ORゲート５２を介してANDゲ
ート５４に供給され、これを導通させる。このた
め、ANDゲート５４を介してカウンンタ５０に
クロツク信号φが供給されるので、カウンタ５０
はクロツク信号φを計数して符長メモリ４８に書
込用アドレス信号を供給し、これに応じてメモリ
３８には符長コード変換回路４６の変換出力TO₂
としての符長データが書込まれる。

なお、第９図のANDゲート１２０からの区切
り信号LILは第１図のORゲート２８及び６４に
供給され、後述の自動演奏モードの動作を開始さ
せるのに用いられる。

次に、第６図ｂを参照して第９図の回路の符長
コード変換動作並びに符長メモリ４８へのデータ
書込動作を説明する。前述の音高データ書込動作
が終ると、ORゲート１１２は区切り信号NILに
応じて最初のラツチ指令信号LP₂を発生する。こ
のラツチ指令信号LP₂に応じてラツチ回路１０８
には最初の音長データがラツチされ且つカウンタ
１１０には最初のコード長データがプリセツトさ
れる。そして、カウンタ１１０はクロツク信号φ
を計数して最初のコード長データが示すコード長
に対応した計数値に達すると、最初のキヤリイア
ウト出力COを発生し、このキヤリイアウト出力
COに応じてORゲート１１２は２番目のラツチ指
令信号LP₂を発生する。このときのラツチ指令信
号LP₂はラツチ回路１０８に２番目の音長データ
をラツチさせると共にカウンタ１１０に番目のコ
ード長データをプリセツトさせる。以下同様にし
てカウンタ１１０はプリセツトデータPD₂の示す
コード長に対応する計数値に達するたびにラツチ
指令信号LP₂を発生し、この信号LP₂に応じて音
長データのラツチ動作及びコード長データのプリ
セツト動作が行なわれる。この結果、ラツチ回路
１０８の出力側には第６図ｂに示すように音長デ
ータが順次に送出され、最後に区切りデータが送
出される。

ところで、ラツチ回路１０８から最初のラツチ
データLO₂として音長データが送出されると、検
出回路１１６が音長検出信号LAを発生するので、
この信号LAに応じてANDゲート１１８からアド
レス進め信号LAIが発生される。このとき、ラツ
チ回路１０８からの最初の音長データは変換メモ
リ１１２で曲種に対応してコード変換された形で
OR回路１１４を介して符長メモリ４８に供給さ
れる。前述したようにアドレス進め信号LAIは第
１図においてカウンタ５０が符長メモリ４８に書
込用アドレス信号を供給するのを可能にするの
で、符長メモリ４８には符長コード変換回路４６
からの最初の音長データが書込まれる。以下同様
にして符長メモリ４８には次々に音長データが書
込まれる。

最後に、ラツチデータLO₂として区切りデータ
が発生されると、検出回路１１６が区切り検出信
号LIを発生し、この信号LIに応じてANDゲート
１２０から区切り信号LILが発生される。この区
切り信号LILは後述の自動演奏モードの動作を開
始させる。

第１０図は、この発明の他の実施例による符長
コード変換回路４６′を示すもので、第９図にお
けると同様な部分には同様な符号を付してその詳
細な説明を省略する。この実施例の特徴は前置メ
モリ１４からのビツトシリアルな符長データを第
９図の場合とは異なり変換メモリ等を用いずにラ
ツチデータLO₂に変換できるようにしたことであ
る。すなわち、第１０図の回路４６′は前置メモ
リ１４からの符長データが「０……01」又は「１
……10」のような形で連続的に供給されるので、
“０”から“１”への変化又は“１”から“０”
への変化を検知してMSBの信号を形成すると共
に“０”又は“１”の個数を計数してMSBより
下位ビツトの信号を形成するようにしたことを特
徴するものである。

第１０図において、インバータ１２２、Ｄフリ
ツプフロツプ１２４及びANDゲート１２６を含
む回路は“１”から“０”への変化を検知するた
めのものであり、Ｄ−フリツプフロツプ１２８、
インバータ１３０及びANDゲート１３２を含む
回路は“０”から“１”への変化を検知するため
のものである。ANDゲート１２６からの“１”
“０”変化検知出力はORゲート１３４を介して
MSBの信号としてラツチ回路１０８に供給され
る一方、ORゲート１３６及び１３７を介してカ
ウンタ１３８にリセツト信号として供給される。
また、ANDゲート１３２からの“０”“１”変化
検知出力はインバータ１４０及びORゲー１３４
を介してMSBの信号としてラツチ回路１０８に
供給される一方、ORゲート１３６及び１３７を
介してカウンタ１３８にリセツト信号として供給
される。前述の区切り信号NILはORゲート１３
７を介してカウンタ１３８にリセツト信号として
供給される。カウンタ１３８はORゲート１３７
からのリセツト信号に応じてリセツトされた後ク
ロツク信号φを計数して“０”又は“１”の個数
に対応した計数出力をラツチ回路１０８に供給す
るためのものである。ラツチ回路１０８はORゲ
ート１３６の出力信号に応じてラツチ動作を行な
うものであるが、カウンタ１３８のリセツト動作
はラツチ回路１０８のラツチ動作よりわずか遅れ
るようになつている。なお、ORゲート１３６の
出力信号はANDゲート１１８及び１２０にも供
給される。

いま、前置メモリ１４からの符長データが「０
……01」であつたとすると、この入力データはフ
リツプフツプ１２８でクロツク信号φの１ビツト
タイム分遅延されてからインバータ１３０を介し
てANDゲート１３２に一方の入として供給され
るので、入力データに応じてANDゲート１３２
の他方の入力が“１”となるタイミングではイン
バータ１３０の出力、すなわちANDゲート１３
２の一方の入力は“１”である。このため、
ANDゲート１３２は“０”から“１”への変化
に対応した検知出力＝“１”を発生し、この検知
出力はインバータ１４０で“０”の信号に変換さ
れてからORゲート１３４を介してラツチ回路１
０８にMSBの信号として供給される。一方、カ
ウンタ１３８は区切り信号NILに応じてリセツト
された後クロツク信号φを計数しており、AND
ゲート１３２の検知出力発生時には入力データの
“０”の個数に対応した計数出力をラツチ回路１
０８に供給する。このため、ラツチ回路１０８は
ORゲート１３６からのラツチ指令信号に応じて
ORゲート１３４からのMSBの信号及びカウンタ
１３８の計数出力をラツチする。そして、このラ
ツチ時点からわずか遅れてカウンタ１３８がリセ
ツトされる。上記動作によれば、ラツチデータ
LO₂として、MSBが“０”それ以外のビツトが
“０”の個数に対応した計数出力からなるデータ
が得られる。

次に、前置メモリ１４からの符長データが「１
……10」であつたとすると、この入力データはフ
リツブフロツプ１２４でクロツク信号φの１ビツ
トタイム分遅延されてからANDゲート１２６に
一方の入力とて供給されるので、入力データに応
じてインバータ１２２の出力、すなわちANDゲ
ート１２６の他方の入力が“１”になるタイミン
グではANDゲート１２６の一方の入力（フリツ
プフロツプ１２４の出力）は“１”である。この
ため、ANDゲート１２６は“１”から“０”へ
の変化に対応した検知出力＝“１”を発生し、こ
の検知出力はORゲート１３４を介してラツチ回
路１０８にMSBの信号として供給される。この
とき、カウンタ１３８はANDゲート１３２から
の“０”“１”変化検知出力に応じてリセツトさ
れた後クロツク信号φを計数した結果として入力
データの“１”の個数に対応した計数出力をラツ
チ回路１０８に供給するので、ラツチ回路１０８
はORゲート１３６からのラツチ指令信号に応じ
てMSBの信号及びカウンタ１３８の計数出力を
ラツチする。そして、このラツチ時点からわずか
遅れてカウンタ１３８がリセツトされる。上記動
作によれば、ラツチデータLO₂として、MSBが
“１”でそれ以外のビツトが“１”の個数に対応
した計数出力からなるデータが得られる。

次に、第１図を参照して音高メモリ３８及び符
長メモリ４８の記憶データに基づく自動演奏モー
ドの動作を説明する。符長コード変換回路４６は
前述したように符長データ書込モードの動作の終
了時に区切り信号LILをORゲート２８及び６４
に供給する。区切り信号LILはORゲート２８を
介してRAMアドレスリセツト信号RARとして送
出され、カウンタ４０及び５０をリセツトさせる
一方、ORゲート６４を介してモードカウンタ２
４に供給され、カウンタ２４を１カウント歩進さ
せる。このため、デコーダ２６の４番目の出力ラ
インからは自動演奏モード信号PMが送出される
と共に、NORゲート３０からは読出制御信号RE
＝“１”が送出される。この読出制御信号REは音
高メモリ３８及び符長メモリ４８を読出可能な状
態にする。

自動演奏モード信号PMは微分回路１４２で立
上り微分されてからＲ−Ｓフリツプフロツプ１４
４に供給される。フリツプフロツプ１４４はOR
ゲート１４６からのスタート信号ΔSTによつて
リセツトされていたので、微分回路１４２からの
微分出力ΔPMに応じてセツトされる。このため、
フリツプフロツプ１４４からはその出力Ｑ＝“１”
からなる演奏状態信号PLYが送出される。この
演奏状態信号PLYは自動演奏期間中“１”状態
を維持するもので、演奏表示ランプ１４８は演奏
状態信号PLYに応じて自動演奏期間中点灯駆動
される。

演奏状態信号PLYはANDゲート１５０の一方
の入力端に供給される。このとき、ANDゲート
１５０の他方の入力端にはインバータ１５２の出
力＝“１”がORゲート１５４を介して供給され
ているので、ANDゲート１５０は出力“１”を
発生する。このときのANDゲート１５０の出力
はORゲート４２を介してANDゲート４４に供給
され、これを導通させるので、ANDゲート４４
からカウンタ４０にクロツク信号φが供給され
る。このため、カウンタ４０は音高メモリ３８に
最初の読出用アドレス信号を供給し、メモリ３８
からは最初の８ビツト音高データが読出される。
このときの音高データのうち、データ種別を示す
上位２ビツトの信号はデータ判別回路１５６に供
給され、メロデイ音又は和音の音高を示す下位６
ビツトの信号はROMからなる移調回路１５８に
供給される。

ここで、データ判別回路１５６は入力信号に基
づいてデータ種別を調べメロデイ音データの場合
にはメロデイ音識別信号MELを、和音データの
場合には和音識別信号CHOを、終りデータの場
合には終り識別信号FNSをそれぞれ発生するも
のである。また、移調回路１５８は調指定データ
TRPに基づいて入力データを特定の調に対応し
た音高データに変換するものである。前述したよ
うに記録媒体１０ａ又は前置メモリ１４に保存さ
れる音高データはＣ調以外の曲についてはＣ調に
変換されたデータであるので、移調回路１５８で
調指定データTRPにづいて入力データを本来の
調のデータに変換しているわけであり、それゆ
え、移調回路１５８の入出力データはＣ調の曲に
ついては互いに同一であるが、Ｃ調以外の曲につ
いて互いに異なるものである。

ところで、音高メモリ３８から最初に読出され
た音高データがメロデイ音データである場合に
は、移調回路１５８からメロデイ音データが送出
され、このデータはメロデイ音識別信号MELに
応じてラツチ回路１６０でラツチされる。ラツチ
回路１６０でラツチされたメロデイ音データMP
はデコーダ１６２で鍵数に対応したキーイング信
号KYに変換されて第１１図の楽音発生部に供給
される。また、音高メモリ３８からの最初の音高
データが和音データである場合には、移調回路１
５８から和音データが送出され、このデータは和
音識別信号CHOに応じてラツチ回路１６４でラ
ツチされる。ラツチ回路１６４でラツチされた和
音データCPも第１１図の楽音発生部に供給され
る。そして、この場合には、和和音データにつづ
いて最初のメロデイ音データが音高メモリ３８か
ら読出され、上記したと同様にし移調回路１５８
を介してラツチ回路１６０でラツチされ、そのラ
ツチデータに対応したキーイング信号KYがデコ
ーダ１６２から第１１図の楽音発生部に供給され
る。

上記したいずれの場合にも、音高メモリ３８か
ら最初のメロデイ音データが読出されると、メロ
デイ音識別信号MELがインバータ１５２の出力
を“０”にするので、カウンタ４０の歩進は一時
的に停止され、音高メモリ３８からのデータ読出
しも一時的に停止される。この読出停止状態はメ
ロデイ音識別信号MELを一方の入力とするAND
ゲート１６６に他方の入力として“１”の信号が
供給されるまで継続される。この“１”の信号は
後述の音符長測定部から供給される。なお、和音
データ読出しの場合にはメロデイ音読出しの場合
のようなデータ読出停止がなく、すぐ次のデータ
読出されることは先に例示した通りである。

一方、Ｒ−Ｓフリツプフロツプ１６８には微分
回路１４２からORゲート１７０を介して微分出
力ΔPMがセツト入力として供給されるので、フ
リツプフロツプ１６８はその出力Ｑ＝“１”から
なるキーオン信号KONを演奏状態信号PLYが
“１”になるのに同期して発生する。このときの
キーオン信号KONは最初のメロデイ音を発音さ
せるためのもので、第１１図の楽音発生部に供給
される。

また、微分回路１４２からの微分出力ΔPMは
ORゲート５２を介してANDゲート５４に供給さ
れ、これを導通させるので、ANDゲート５４を
介してカウンタ５００にクロツク信号φが供給さ
れる。このため、カウンタ５０は最初の読出用ア
ドレス信号を符長メモリ４８に供給し、メモリ４
８からは最初のメロデイ音に対応した最初の音長
データが読出される。

この最初の音長データはROMからなる音長変
換回路１７２に供給され、発音期間の長さ（音符
長）を後述のテンポクロツク信号の計数値に対応
して表わす音長データLENに変換される。この
場合、最初の音長データがプレーク音符に対応す
るものでであつたとすると、音長変換回路１７２
は音長データENの他に、非発音期間の長さ（プ
レーク長）をテンポクロツク信号の計数値に対応
して表わすプレークデータBrをも発生する。

最初の音長データがプレーク音符に対応するも
のであつた場合、音長変換回路１７２からの音長
データLENは比較回路１７４でカウンタ１７６
の計数データと比較される。カウンタ１７６は
ORゲート１７８を介して供給されたスタート信
号ΔSTによつてリセツトされた後、テンポ発振
器１８０から演奏状態信号PLYにより導通した
ANDゲート１８２を介して供給されるテンポク
ロツク信号TCLを計数するもので、このカウン
タ１７６が音長データLENの示す音符長に対応
する計数値に達すると、比較回路１７４から一致
信号EQ₁が発生される。この一致信号EQ₁はイン
バータ１８４の出力＝“１”により導通している
ANDゲート１８６を介してフリツプフツプ１６
８をリセツトさせる。このため、キーオン信号
KONは“１”から“０”に戻り、最初のメロデ
イ音の発音停止を指示する。

比較回路１７４における上記のような比較動作
に並行して比較回路１８８では、音長データ
LEN及びブレークデータBrを加算する加算回路
１９０からの加算データとカウンタ１７６からの
計数データとが比較される。そして、カウンタ１
７６が音長データLENの示す音符長とブレーク
データBrの示すブレーク長との和に対応した計
数値に達すると、比較回路１８８から一致信号
EQ₂が発生される。この一致信号E₂はインバータ
１８４を介してANDゲート１８６を非導通にす
る一方、ORゲート１７０を介してフリツプフロ
ツプ１６８にセツト入力として供給されるので、
キーオン信号KONは再び“１”になり、２番目
のメロデイ音の発音を指示する。

また、一致信号EQ₂はORゲート１７８を介し
てカウンタ１７６をリセツトさせるので、カウン
タ１７６はこのリセツトの後再びテンポクロツク
信号TCLを計数して２回目の音符長測定にそな
える。

さらに、一致信号EQ₂はANDゲート１６６、
ORゲート１５４、ANDゲート１５０及びORゲ
ート４２を介してANDゲート４４を導通させる
ので、ANDゲート４４を介してカウンタ４０に
クロツク信号φが供給され、音高メモリ３８から
は２番目のメロデイ音データが読出される。これ
と同時に、一致信号EQ₂は演奏状態信号PLYによ
り導通しているANDゲート１９２を介してORゲ
ート５２からANDゲート５４に供給されるので、
ANDゲート５４を介してカウンタ５０にクロツ
ク信号φが供給され、符長メモリ４８からは２番
目のメロデイ音に対応した２番目の音長デタが読
出される。

この２番目の音長データがブレーク音符でない
通常音符に対応するものであつた場合、比較回路
１７４はカウンタ１７６が音長データLENの示
す音符長に対応する計数値に達すると、一致信号
EQ₁を発生し、これと同時に比較回路１８８もブ
レークデータBrの内容がゼロであるので一致信
号EQ₂を発生する。このときの一致信号EQ₂はイ
ンバータ１８４の存在のためにフリツプフロツプ
１６８に対しては一致信号EQ₁に優先して作用す
るので、フリツプフロツプ１６８は一致信号EQ₁
によつてリセツトされず、一致信号EQ₂に応じて
セツト状態をつづける。このため、キーオン信号
KONはひきつづいて“１”レベルをとり、３番
目のメロデイ音の発音を指示する。また、このと
きの一致信号EQ₂は前回と同様にして音高メモリ
３８からは３番目のメロデイ音データを且つ符長
メモリ４８からは３番目のメロデイ音に対応した
３番目の符長データをそれぞ読出させる。

上記した２番目及び３番目のメロデイ音データ
は最初のメロデイ音データと同様にして移調回路
１５８を介してラツチ回路１６０でラツチされ、
さらにデコーダ１６２でキーイング信号KYに変
換されてから第１１図の楽音発生部に供給され
る。また、２番目及び３番目のメロデイ音を発音
させるためのキーオン信号も第１１図の楽音発生
部に供給される。

ここで、第１１図の楽音発生部を説明すると、
最初のメロデイ音に対応したキーイング信号KY
は、メロデイ音形成回路１９４に供給される。こ
のメロデイ音形成回路１９４は発音選択スイツチ
１９４ａがオンされているとき、キーイング信号
KYと、キーオン信号KONと、音色指定データ
TCとに基づいて電子的に楽音信号を合成して送
出するもので、回路１９４からの楽音信号はボリ
ユーム１９６を介して出力アンプ１９８で増幅さ
れ、スピーカ２００で音響に変換されるようにな
つている。このため、発音選択スイツチ１９４ａ
をオンしておいた場合にはキーイング信号KYが
最初のメロデイ音に対応した鍵又は音高を指示す
ると、回路１９４は最初のメロデイ音信号を形成
し、スピーカ２００からは最初のメロデイ音が奏
出される。

また、キーイング信号KYは、駆動回路２０２
を介して押鍵位置表示器２０４にも供給される。
この押鍵位置表示器２０４は表示選択スイツチ２
０４ａがオンされているとき、鍵盤又は鍵盤図の
各鍵毎に設けた多数の発光ダイオードの如き表示
素子２０６を駆動回路２０２の出力に応じて選択
的に点灯駆動することにより押すべき鍵位置を表
示するようにしたものである。このため、表示選
択スイツチ２０４ａをオンしておいた場合にはキ
ーイング信号KYが最初のメロデイ音に対応した
鍵を指示すると、表示器２０４は指示された鍵の
表示素子を点灯させることによりその鍵が押され
るべきものであることを表示する。

キースイツチ（KSW）回路２０８は、鍵盤
（表示器２０４が鍵盤からなる場合にはその鍵盤）
の多数の鍵にそれぞれ連動した多数のキースイツ
チを含むもので、どの鍵が押されたか示すキーイ
ング信号KY′と、いずれかの鍵が押されたことを
示すエニーキーオン信号AKOとを楽音形成回路
２１０に供給するようになつている。この楽音形
成回路２１０は前述のメロデイ音形成回路１９４
とほぼ同様の構成のもので、キーイング信号
KY′と、エニーキーオン信号AKOと、音色指定
データTCとに基づいて電子的に楽音信号を合成
し、ボリユーム２１２を介して出力アツプ１９８
供給する。従つて、演奏者としては、表示器２０
４での押鍵位置表示及び／又はメロデイ音形成回
路１９４によるメロデイ音を参考にして容易に押
鍵操作を行なうことができ、このことは押鍵練習
を効果的に行なう上で非常に有益である。

上記した楽音発生動作は最初のメロデイ音デー
タが通常音符に対応するものであることを前提に
したものであるが、最初のメロデイ音データがブ
レーク音符に対応するものであつた場合には、キ
ーオン信号KONが最初のメロデイ音と次のメロ
デイ音との間で微少な非発音期間を指示するの
で、この非発音期間中はメロデイ音形成回路１９
４による楽音発生は停止される。そして、このよ
うな発音停止の後、上記と同様にして２番目のメ
ロデイ音が発生され、さらに３番目のメロデイ音
が発生される。

ところで、メロデイ音形成回路１９４による最
初のメロデイ音が発生されるときは、これに同期
してオートリズム音の発生も開始される。すなわ
ち、メモリ等を含むリズムパターン発生回路２１
４は第１図のANDゲート１８２が演奏状態信号
PLYに応じてテンポクロツク信号TCLを送出す
ると、このテンポクロツク信号TCL及びリズム
指定データRYSに基づいて特定のリズムパター
ンに対応したリズムパターン信号をリズム音源回
路２１６に供給する。このリズム音源回路２１６
は発音選択スイツチ２１６ａがオンされていると
きリズムパターン発生回路２１４からのリズムパ
ターン信号に応じて適宜のリズム音源を駆動して
リズム音信号を発生するようになつている。この
ため、発音選択スイツチ２１６ａをオンしておい
た場合にはリズムパターン発生回路２１４がリズ
ムパターン信号を発生すると、リズム音源回路２
１６からリズム音信号が送出され、ボリユーム２
１８を介して出力アンプ１９８に供給され、スピ
ーカ２００からはオトリズム音が奏出される。

リズムパターン発生回路２１４はまた、和音発
音タイミグ信号と、ベース音高信号と、ベース音
発音タイミング信号とを伴奏音形成回路２２０に
供給するようになつている。の伴奏音形成回路２
２０は発音選択スイツチ２２０ａがオンされたと
き、和音データCPと、音色指定データTCと、リ
ズムパターン発生回路２１４からの和音発音タイ
ミング信号とに基づいて和音信号を電子的に合成
すると共に、リズムパターン発生回路２１４から
のベース音高信号及びベース音発音タイミング信
号に基づいてベース音信号を電子的に合成するも
のであり、回路２２０からの和音信号又はベース
音信号はボリユーム２２２を介して出力アンプ１
９８に供給されるようになつている。このため、
前述したように最初のメロデイ音データの直前に
和音データが読出された場合には発音選択スイツ
チ２２０ａをオンしておくと、和音データCPに
応じて回路２２０が和音信号を形成するので、ス
ピーカ２００からは和音が奏出され、これとほぼ
同時に最初のメロデイ音が奏出される。

上記のようにして３番目のメロデイ音まで発生
された後は、上記したと同様にして第１図のカウ
タ１７６が音符長又は音符長プラスブレーク長に
対応した計数値に達するたびに音高メモリ３８及
び符長メモリ４８から新たなメロデイ音データ
（場合によつては和音データも）及び音長データ
がそれぞれ読出され、その読出データに基づく楽
音発生動作が上記したと同様にして行なわれる。
そして、最後に、音高メモリ３８からは終りデー
タが読出される。

終りデータが読出されると、データ判別回路１
５６が終り識別信号FNSを発生し、この信号
FNSがORゲート１４６を介してフリツプフロツ
プ１４４をリセツトさせる。このため、演奏状態
信号PLYは“０”になると共に演奏表示ランプ
１４８は滅灯され、それによつて一連の自動演奏
モードの動作が終了する。

なお、上記した実施例では、コード化の方法と
してハフマコードを用いる方法及び01コードを用
いる方法を例示したが、この他にもシヤノン−フ
アノ（Shannon−Phano）のコード化方法等を用
いてもよい。また、上記説明では、サブルーチン
の詳細説明を省略したが、サブルーチンは曲中で
音符進行パターンが同一の個所のデータ処理を定
型化しておいて適宜利用するようにしたもので、
この方法を用いれば一層データ量を削減できる。

以上のように、この発明によれば、音符情報を
長さの異なるコードで表現して保存するようにし
たので、保存すべきデータ量を大幅に削減でき、
メモリや記録媒体としても保存容量の小さいもの
を使用できる利点がある。また、保存データにつ
いて調指定や曲種指定を行なうようにしたので、
１台の自動演奏装置でいろいろな調の曲やさまざ
まな曲種の曲を自動演奏することができ、好都合
である。

【図面の簡単な説明】

第１図は、この発明の一実施例による自動演奏
装置の音符情報処理部を示す回路図、第２図は、
上記音符情報処理部で楽譜データの記録及び記憶
のために用いられるデータフオーマツトを示す
図、第３図及び第４図は、上記音符情報処理部で
用いられる音高コード及び符長コードをそれぞれ
示す図、第５図は、上記音符情報処理部における
音高コード変換回路の詳細を示す回路図、第６図
は、コード変換動作を説明するためのタイムチヤ
ート、第７図及び第８図は、第５図の回路で用い
られるデータフオーマツトを示す図、第９図は、
上記音符情報処理部における符長コード変換回路
の詳細を示す回路図、第１０図は、この発明の他
の実施例による符長コード変換回路を示す回路
図、第１１図は、上記自動演奏装置の楽音発生部
を示す回路図である。１０…楽譜、１０ａ…記録媒体、１２…読取装
置、１４…前置メモリ、３６…音高コード変換回
路、４６…符長コード変換回路、１１２…曲種指
定用変換メモリ、１５８…移調回路。

Claims

【特許請求の範囲】１ (a) 演奏すべき曲の本来の調を指定する調指
定データと該曲の複数の音符にそれぞれ対応し
た複数の音高データとを保存した保存手段であ
つて、前記複数の音高データは前記曲を前記本
来の調とは別の特定調に移調したときの対応す
る音符の音高を使用頻度大の音高については短
いコードで且つ使用頻度小の音高については長
いコードで表わすようになつているものと、 (b) 前記保存手段から前記調指定データ及び前記
複数の音高データを読出す読出手段と、 (c) 前記保存手段から読出される音高データをコ
ード長一定の音高データに変換する変換手段
と、 (d) この変換手段からの音高データを前記保存手
段から読出される調指定データに基づいて前記
本来の調における音高を表わす音高データに変
換する移調手段と、 (e) この移調手段からの音高データに基づいて自
動的に演奏音発生及び押鍵位置表示のうち少な
くとも一方のものを遂行する手段とをそなえた自動演奏装置。２ (a) 演奏すべき曲の属する所定の曲種を指定
する曲種指定データと該曲の複数の音符につい
て各音符毎にその音高及び音符長にそれぞれ対
応した音高データ及び符長データとを保存した
保存手段であつて、前記複数音符分の符長デー
タは対応する音符長を前記所定の曲種において
使用頻度大の音符長については短いコードで且
つ使用頻度小の音符長については長いコードで
表わすようになつているものと、 (b) 前記保存手段から前記曲種指定データ並びに
前記複数音符分の音高データ及び符長データを
読出す読出手段と、 (c) 前記保存手段から読出される曲種指定データ
に基づいて、前記保存手段から読出される符長
データをコード長一定の符長データに変換する
変換手段と、 (d) 前記保存手段から読出される音高データと前
記変換手段からの符長データとに基づいて各音
符毎に自動的に演奏音発生及び押鍵位置表示の
少なくとも一方のものを遂行する手段とをそなえた自動演奏装置。