JPS582934A - デ−タ転送方式 - Google Patents
デ−タ転送方式Info
- Publication number
- JPS582934A JPS582934A JP56101082A JP10108281A JPS582934A JP S582934 A JPS582934 A JP S582934A JP 56101082 A JP56101082 A JP 56101082A JP 10108281 A JP10108281 A JP 10108281A JP S582934 A JPS582934 A JP S582934A
- Authority
- JP
- Japan
- Prior art keywords
- register
- output
- data
- signal
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
- G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
- G06F5/08—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor having a sequence of storage locations, the intermediate ones not being accessible for either enqueue or dequeue operations, e.g. using a shift register
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
- Shift Register Type Memory (AREA)
- Information Transfer Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は互いに非同期なり口、クバルスで書込与をする
レジスタ関０データ転送方弐に調する。
レジスタ関０データ転送方弐に調する。
ｌ１１１１は従来例のデータ転送方式のプロ、り図、Ｉ
Ｉ！図は出力不確定領域のタイムチャーＦで、（ＡＪは
クロ、クパルスＣＰＩ、ｍｌはレジスタ１の出力（ｂｈ
（Ｑはレジスタｌの出力Ｑ＊、ＯはクロツタパルスＣＰ
２を示す。
Ｉ！図は出力不確定領域のタイムチャーＦで、（ＡＪは
クロ、クパルスＣＰＩ、ｍｌはレジスタ１の出力（ｂｈ
（Ｑはレジスタｌの出力Ｑ＊、ＯはクロツタパルスＣＰ
２を示す。
図中１．２はレジスタ、ＣＰｌ、０Ｐ２はお互に非同期
なりロックパルス、 Ｄ１．〜ＤＩ、社並列入力信号、
ＤＯＩ〜ＤＯ，は並列出力信号である。
なりロックパルス、 Ｄ１．〜ＤＩ、社並列入力信号、
ＤＯＩ〜ＤＯ，は並列出力信号である。
ｍ１ｌｌｉにて並列入力信号ＤＬ〜ＤＩ、をり■、クパ
ルスＣＰＩにてレジスタ１に書込みこの出力をクロ、ク
バルスＣＰ２にてレジスタ２に書込み並列出力信号ＤＯ
Ｉ〜ＤＯ１として転送している。当然クロックパルスＣ
Ｐ２Ｏ周期はクロ、クパルスＣＰＩＯ周期と等しいか早
くなければ転送は行なへないので転送方式はどれでもこ
のようになっている。
ルスＣＰＩにてレジスタ１に書込みこの出力をクロ、ク
バルスＣＰ２にてレジスタ２に書込み並列出力信号ＤＯ
Ｉ〜ＤＯ１として転送している。当然クロックパルスＣ
Ｐ２Ｏ周期はクロ、クパルスＣＰＩＯ周期と等しいか早
くなければ転送は行なへないので転送方式はどれでもこ
のようになっている。
しかし８２Ｈの如くクロ、クパルスＣＰＩの立上〉でＤ
ＡＴＡＮを読込んだ場合レジスタ１の出力Ｑｌ。
ＡＴＡＮを読込んだ場合レジスタ１の出力Ｑｌ。
Ｑ、がＤＡＴＡＮになるのＫはレジスタｌ内の原子のば
らつＩＫより時間的に差が出る。この差の生ずる時点に
りμツクパルスＣＰ２があってレジスタ２に書込むとレ
ジスタ１の出力Ｑ＋の方はＤＡＴＡＮを書込むがレジス
タ１の出力ＣｈＯ方ｕＤＡＴＡＮ−１の方を書込みレジ
スタ２へは誤ったデータを書込むことになり並列出力信
号Ｄｏ、−Ｄｏ、は並列入力信号ＤＩ、〜Ｄ１．とは異
りた４のと々る。今は２つの信号で説明し九がこの信号
が多ければ上記Ｏレジスタ１０出力の時間差は更に多く
なり誤信勺Ｋすることが多くなる。これを出力がス中。
らつＩＫより時間的に差が出る。この差の生ずる時点に
りμツクパルスＣＰ２があってレジスタ２に書込むとレ
ジスタ１の出力Ｑ＋の方はＤＡＴＡＮを書込むがレジス
タ１の出力ＣｈＯ方ｕＤＡＴＡＮ−１の方を書込みレジ
スタ２へは誤ったデータを書込むことになり並列出力信
号Ｄｏ、−Ｄｏ、は並列入力信号ＤＩ、〜Ｄ１．とは異
りた４のと々る。今は２つの信号で説明し九がこの信号
が多ければ上記Ｏレジスタ１０出力の時間差は更に多く
なり誤信勺Ｋすることが多くなる。これを出力がス中。
−すると云い又こ０時点を出力不確定領域と云う。
上記ｍｉｌｌＯｍｌ象が従来Ｏ転送方式では起る欠点が
ある。
ある。
本発明の目的は上記の欠点をなくする九めに前段レジス
タの出力不確定領域を避は安定領域で次段にデータを書
込むととｋよｃａｂなくデータ転送が出来るデータ転送
方式の提供に参ゐ。
タの出力不確定領域を避は安定領域で次段にデータを書
込むととｋよｃａｂなくデータ転送が出来るデータ転送
方式の提供に参ゐ。
本発明は上記Ｏ■的を達成するために亙いに非岡ＪＩｌ
＆／ＩＩ、タパｋＸＣＰ１．ＣＦ２で駆動す４ｖジスタ
１及び３に対応して、ある固定レベルをサンプル保持す
るえめＯツリ、プ７ｐ、プＦＦＩ、ＦＦ２を険け、こＯ
ｍｌ定レベルｔＩＲ７す、プッロ、プＦＦ２０出力に転
送１れ走時をもって安定領域とみなしタロ、クール１０
２２０次の／口、クバルスでデータをレジスタ１からレ
ジスタ２へ転送することＫよ〕誤）なくデータ転送が可
能となることを特徴とするデータ転送方式である。
＆／ＩＩ、タパｋＸＣＰ１．ＣＦ２で駆動す４ｖジスタ
１及び３に対応して、ある固定レベルをサンプル保持す
るえめＯツリ、プ７ｐ、プＦＦＩ、ＦＦ２を険け、こＯ
ｍｌ定レベルｔＩＲ７す、プッロ、プＦＦ２０出力に転
送１れ走時をもって安定領域とみなしタロ、クール１０
２２０次の／口、クバルスでデータをレジスタ１からレ
ジスタ２へ転送することＫよ〕誤）なくデータ転送が可
能となることを特徴とするデータ転送方式である。
以下本発明０１実施例につＩＩＩＫ従って説明する。
第３図は本発明の実施例のデータ転送方式のプ四、タ図
、菖４図は第３図の場合のタイムチャートであ）因〜（
ロ）は第１図のＡ〜五点に対応してお）レジスタ１及び
レジスタ２０出力は１人力Ｏみを代表で示しである。
、菖４図は第３図の場合のタイムチャートであ）因〜（
ロ）は第１図のＡ〜五点に対応してお）レジスタ１及び
レジスタ２０出力は１人力Ｏみを代表で示しである。
図中第１図と同一機能のものは同一記号で示す。
３．４はＮＡＮＤ回路で共に遅延時間の等しいものであ
ル、ＦＦＩ、ＦＦ２はＤタイプ０７す、プ７０゜プであ
ゐ。又フリ、ラフ０．プＦＦＩの入力りは６Ｈルベルと
しである。クロックパルスＣＰＩ トＯＰ ２は非同期
である。動作としてはクロックパルス図系で生成された
並列データＩＨ，〜ＤＩ、をレジスタｔ Ｋ／ ｖｘ
ｙクパルスＣＰＳで書込むと同時にアリ。
ル、ＦＦＩ、ＦＦ２はＤタイプ０７す、プ７０゜プであ
ゐ。又フリ、ラフ０．プＦＦＩの入力りは６Ｈルベルと
しである。クロックパルスＣＰＩ トＯＰ ２は非同期
である。動作としてはクロックパルス図系で生成された
並列データＩＨ，〜ＤＩ、をレジスタｔ Ｋ／ ｖｘ
ｙクパルスＣＰＳで書込むと同時にアリ。
ラフ０．プＦＦＩ Ｋ ”Ｈ”レベルを書込み、その出
力をデータセット兜了信号第４図（Ｂ）とする。こＯ信
号を、クロ、クパルスＣＰ２をＮＡＮＤ回路３で反転し
たクロックパルス＄１４１１＠で７リツプフロツプＦＦ
ＩＫ書込みそＯ出力１１４図（ト）をデータ転送許町信
奇とすゐ。こＯ信号とクロ、クパルスＣＰ２をＮＡＮＤ
Ｂ路４にてナンドをとヤレジスタ２０書込与クロック及
びツリ、プフロ、プＦＦＩ のリセ、影信号（ｌＥ４−
Ｇ）とする。これｋよ〕レジスタ１０出力デーＩＯ出力
不確定領域を避け、ｘｉなくレジスタ１かもレジスタ２
えデータを転送するむとが出来為、即ちりｐ、タパルス
ＣＰ１０タロ、夕でレジスタ１へＩＩｔ列入列信力信号
込まれえことを確認し次の／ロックでレジスタ２へ書込
むしレジスタ１０出力のスキｊＬ−０時間はクロ、クパ
ルヌＣＰ！ ０１１３ＩＯ間隔程長くない０て不安定領
域を避は安定領域て書込むことが出来為。これは正論曹
を用いた構成でｌＩ！明し九が負論場を用いえ構成でも
可能である。
力をデータセット兜了信号第４図（Ｂ）とする。こＯ信
号を、クロ、クパルスＣＰ２をＮＡＮＤ回路３で反転し
たクロックパルス＄１４１１＠で７リツプフロツプＦＦ
ＩＫ書込みそＯ出力１１４図（ト）をデータ転送許町信
奇とすゐ。こＯ信号とクロ、クパルスＣＰ２をＮＡＮＤ
Ｂ路４にてナンドをとヤレジスタ２０書込与クロック及
びツリ、プフロ、プＦＦＩ のリセ、影信号（ｌＥ４−
Ｇ）とする。これｋよ〕レジスタ１０出力デーＩＯ出力
不確定領域を避け、ｘｉなくレジスタ１かもレジスタ２
えデータを転送するむとが出来為、即ちりｐ、タパルス
ＣＰ１０タロ、夕でレジスタ１へＩＩｔ列入列信力信号
込まれえことを確認し次の／ロックでレジスタ２へ書込
むしレジスタ１０出力のスキｊＬ−０時間はクロ、クパ
ルヌＣＰ！ ０１１３ＩＯ間隔程長くない０て不安定領
域を避は安定領域て書込むことが出来為。これは正論曹
を用いた構成でｌＩ！明し九が負論場を用いえ構成でも
可能である。
以上ｆｌｌｌｌｌｌＫ＠ＩＲＬえ如く本実＠によれば亙
いに非同期愈夕■、り１ＡＫＴｈいて並列信号を転送す
る際レジスタＯ出力Ｏ不安定領域を避けてデータの受渡
しが行なえるので誤）なくデータ転送が可能となる効果
がある。
いに非同期愈夕■、り１ＡＫＴｈいて並列信号を転送す
る際レジスタＯ出力Ｏ不安定領域を避けてデータの受渡
しが行なえるので誤）なくデータ転送が可能となる効果
がある。
第１１１Ｆｉ従来例のデータ転送”方式のブａ、り図。
第１１１Ｆｉ従来の場合の出力不確定領域のタイムチャ
ート、第３図は本実Ｉｊ１１の貴論例のデータ転送方式
Ｏプロ、り図、第４図は第３図の場合のタイムチャーＦ
である。 図中４１，２はレジスタ、３，４はＮＡＮＤ胞路。 ＦＦ１．）’）’ｊｌは７す、ラフ０．プ、ＣＰ１．Ｃ
Ｐ２はりｆｆ、クパルス、 ＤＩｔ 〜Ｄｒ、ｔｉｔＬ
列人カ信号、ＤＯｒ−００、は並列出力信号である。
′！り図 ′！５ｚ図 （１） レジスタｔＩＱｏｚ ２＝しオ［＝
三乙↓＝二）Ｃｉ≧口２＝ （Ｄ） Ｑ２ −一り一−］■−−第３図 窮４図
ート、第３図は本実Ｉｊ１１の貴論例のデータ転送方式
Ｏプロ、り図、第４図は第３図の場合のタイムチャーＦ
である。 図中４１，２はレジスタ、３，４はＮＡＮＤ胞路。 ＦＦ１．）’）’ｊｌは７す、ラフ０．プ、ＣＰ１．Ｃ
Ｐ２はりｆｆ、クパルス、 ＤＩｔ 〜Ｄｒ、ｔｉｔＬ
列人カ信号、ＤＯｒ−００、は並列出力信号である。
′！り図 ′！５ｚ図 （１） レジスタｔＩＱｏｚ ２＝しオ［＝
三乙↓＝二）Ｃｉ≧口２＝ （Ｄ） Ｑ２ −一り一−］■−−第３図 窮４図
Claims (1)
- ２ビット以上の並列信号を入力とし、第１のり訪ツクパ
ルスで駆動し数人力信号をサンプル保持す為Ｊ１１のレ
ジスタと、固定レベルを保持する第１の７す、プ７Ｉ２
．プと、第２０り冒、クパルスで駆動し第１の７す、グ
ア０．プの出力をサンプル保持すゐ第２の７す、プ７ｔ
ｔ、プとを般社、第２０７９、プ７Ｅ１．プ’ ｊｔｌ
カド第２ ＯＩ ａ ｙ ／ ／（ルスの論履積をと
りえパルスで、第１のレジスタｏ出力ｔｔンプル保持す
１第２のレジスタの書込みクロＶり及びｌ１１０７すｔ
プ７０．プのクリア信号とすることを特徴とするデータ
転送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56101082A JPS582934A (ja) | 1981-06-29 | 1981-06-29 | デ−タ転送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56101082A JPS582934A (ja) | 1981-06-29 | 1981-06-29 | デ−タ転送方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS582934A true JPS582934A (ja) | 1983-01-08 |
| JPS6114531B2 JPS6114531B2 (ja) | 1986-04-19 |
Family
ID=14291171
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56101082A Granted JPS582934A (ja) | 1981-06-29 | 1981-06-29 | デ−タ転送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS582934A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61151771A (ja) * | 1984-12-26 | 1986-07-10 | Hitachi Ltd | 非同期信号同期化回路 |
| JPH08263435A (ja) * | 1995-03-23 | 1996-10-11 | Kofu Nippon Denki Kk | 装置間データ転送回路 |
-
1981
- 1981-06-29 JP JP56101082A patent/JPS582934A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61151771A (ja) * | 1984-12-26 | 1986-07-10 | Hitachi Ltd | 非同期信号同期化回路 |
| JPH08263435A (ja) * | 1995-03-23 | 1996-10-11 | Kofu Nippon Denki Kk | 装置間データ転送回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6114531B2 (ja) | 1986-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Valette | Analysis of Petri nets by stepwise refinements | |
| Lee et al. | A stochastic syntax analysis procedure and its application to pattern classification | |
| JPS62146035A (ja) | デ−タ・シンクロナイザ | |
| EP0386831A1 (en) | Comparison circuit comprising a masking mechanism for masking transient differences, comparison circuit system, and processing device comprising such comparison circuit | |
| Morita et al. | Number-conserving reversible cellular automata and their computation-universality | |
| US10719387B2 (en) | Memory interface with tamper-evident features to enhance software security | |
| US3031646A (en) | Checking circuit for digital computers | |
| JPH0342810B2 (ja) | ||
| GB1427215A (en) | Magnetic recording systems | |
| EP0637881A2 (en) | Programmable error-checking matrix for digital communication system | |
| JPS6114531B2 (ja) | ||
| RU2046395C1 (ru) | Устройство управления | |
| Yakovlev et al. | Petri nets and asynchronous bus controller design | |
| SU1265860A1 (ru) | Запоминающее устройство с самоконтролем | |
| Mishra | Some graph theoretic issues in vlsi design (algorithm, mos circuit) | |
| JP2924968B2 (ja) | 時間双方向シミュレーション装置 | |
| JP2558802B2 (ja) | レジスタファイル | |
| SU949657A1 (ru) | Микропрограммное управл ющее устройство | |
| SU1325514A1 (ru) | Устройство дл поиска информации | |
| SU1679633A1 (ru) | УСТРОЙСТВО ДЛЯ КОНТРОЛЯ КОДА"1 2 | |
| SU1547076A1 (ru) | Преобразователь параллельного кода в последовательный | |
| SU1254487A1 (ru) | Устройство дл обнаружени конфликтов в процессоре | |
| SU1488815A1 (ru) | Устройство для сопряжения источника и приемника информации | |
| SU1464294A1 (ru) | Устройство Нисневича дл контрол двоичной информации | |
| RU2071111C1 (ru) | Устройство управления |