JPS582947A - 時間待合せ制御方式 - Google Patents
時間待合せ制御方式Info
- Publication number
- JPS582947A JPS582947A JP56101132A JP10113281A JPS582947A JP S582947 A JPS582947 A JP S582947A JP 56101132 A JP56101132 A JP 56101132A JP 10113281 A JP10113281 A JP 10113281A JP S582947 A JPS582947 A JP S582947A
- Authority
- JP
- Japan
- Prior art keywords
- register
- program
- instruction
- control storage
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
- G06F9/226—Microinstruction function, e.g. input/output microinstruction; diagnostic microinstruction; microinstruction format
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
不発１１＃１ソフトウェアタイマを用いないで、時開待
合せ制御を行なえ４様にした時開待合せ制（２）に関す
るものでるる。
合せ制御を行なえ４様にした時開待合せ制（２）に関す
るものでるる。
例えば、入出力装置のコントローラから入出力装置（デ
ータを送信した場合、入出力装置から受信信号を受は取
ることにより、コントローラは入出力装置がデータを受
信したことｔ−ａ＃Ｉｉする。
ータを送信した場合、入出力装置から受信信号を受は取
ることにより、コントローラは入出力装置がデータを受
信したことｔ−ａ＃Ｉｉする。
この時コントローラはデータを送信した後タイＹを働か
せており、入出力装置からの受１！信号が所定時間内に
戻って来るか否かをチェックしてνす、所定時間内に戻
って来たら処理を先に進め、所定！関門に戻って米なか
つ之場合にはエラー処理、データの再送等を行なう。
せており、入出力装置からの受１！信号が所定時間内に
戻って来るか否かをチェックしてνす、所定時間内に戻
って来たら処理を先に進め、所定！関門に戻って米なか
つ之場合にはエラー処理、データの再送等を行なう。
ところが、従来はタイマとしてソフトウェアタイマを用
いているため、タイマとしてのレジスタまたはメモリ、
タイマ初期設定命令、タイマカウント命令等の地理、領
域が必要であり、またプログラムの流れが複雑になって
いた。別の方法としてノーオペレージ■ン（ＮＯＰ ）
命令をａａｍａ綬して実行する場合があり、これもＮ０
Ｐ１＆令の格納領域が必要になる欠点がめった。
いているため、タイマとしてのレジスタまたはメモリ、
タイマ初期設定命令、タイマカウント命令等の地理、領
域が必要であり、またプログラムの流れが複雑になって
いた。別の方法としてノーオペレージ■ン（ＮＯＰ ）
命令をａａｍａ綬して実行する場合があり、これもＮ０
Ｐ１＆令の格納領域が必要になる欠点がめった。
本発明は、この嫌な欠点を除去することを目的とし、こ
の様な目的は、マイクロプログラムを格納シておくコン
トルール・ストレージと、そのコントロール・ストレー
ジをアクセスするアドレスをセットしておくアドレス拳
レジスタと、コントロール・ストレージより７エツチし
たプログラムをセットするプログ２ムレジスタと、該プ
ログラムレジスタ内のプ冒グラム命令をデコードするデ
コード回路とを有し、該デコード回路より、特定の命令
を検出した時に該特定の命令のオペランドｉｉをレジス
タにセットし、該レジスタの値を減算していき、該レジ
スタの値がゼロになった時点で次のマイクロプログラム
を実行する様にし皮ことを特徴とする時間待合せ）ＢＩ
Ｊ御方式にＬりて達成される。
の様な目的は、マイクロプログラムを格納シておくコン
トルール・ストレージと、そのコントロール・ストレー
ジをアクセスするアドレスをセットしておくアドレス拳
レジスタと、コントロール・ストレージより７エツチし
たプログラムをセットするプログ２ムレジスタと、該プ
ログラムレジスタ内のプ冒グラム命令をデコードするデ
コード回路とを有し、該デコード回路より、特定の命令
を検出した時に該特定の命令のオペランドｉｉをレジス
タにセットし、該レジスタの値を減算していき、該レジ
スタの値がゼロになった時点で次のマイクロプログラム
を実行する様にし皮ことを特徴とする時間待合せ）ＢＩ
Ｊ御方式にＬりて達成される。
図は本発明のＩＩＩＩＩＡ例を示す・
図の動作を説明すると、コントロール・ストレージ烏か
らマイクロプログラムがプログラムレジスタ１に７エシ
チされる。そして命令デコード−％４［！りてマイクロ
プログラムのオペレージ曹／フィールドＯＰｔデコード
し、命令デコード回路４がＮＯＰ命令であるということ
ｔ検出すると、命令デコード回路４エリＮＯ？命令■〃
ふ出力され、ＮＯＰ命令信号■によりＮＯＰ命令のカウ
ントフィールドがアンドゲートｈＮＤ’に介してカウン
タ５にプリセット５さｎる。ｔたＮＯＰ命令実行中であ
るということを示す７リツプフロツプＮＯＰモードＦＦ
をセットする。ＮＯＰモードＦＦがセットさｎると次の
命令をアクセスする几めのアドレスレジスタｌは更新さ
れなくなる＊ ｔ ７ｔｓ このＮＯＰモードＦＩｉ’
が上がることによって１減算回路丁が働きカウンタ５は
減算されていく。
らマイクロプログラムがプログラムレジスタ１に７エシ
チされる。そして命令デコード−％４［！りてマイクロ
プログラムのオペレージ曹／フィールドＯＰｔデコード
し、命令デコード回路４がＮＯＰ命令であるということ
ｔ検出すると、命令デコード回路４エリＮＯ？命令■〃
ふ出力され、ＮＯＰ命令信号■によりＮＯＰ命令のカウ
ントフィールドがアンドゲートｈＮＤ’に介してカウン
タ５にプリセット５さｎる。ｔたＮＯＰ命令実行中であ
るということを示す７リツプフロツプＮＯＰモードＦＦ
をセットする。ＮＯＰモードＦＦがセットさｎると次の
命令をアクセスする几めのアドレスレジスタｌは更新さ
れなくなる＊ ｔ ７ｔｓ このＮＯＰモードＦＩｉ’
が上がることによって１減算回路丁が働きカウンタ５は
減算されていく。
そしてカウンタ５↓リボロー＠（桁貸り）が出力される
と、ボロー＠によりＮＱＰモードＦＦｔリセットし、次
の命令を実行するため、アト°レスｊＪ回路８が働き、
アドレスレジスタｌが次の命令のアドレスに更新され、
次の命令をフェッチする・ この様にＮＯＰ命令のカウントフィールドに任意の厘ｔ
−設定しておけば、その設定値カウントしてカウンタが
全てゼロになるまで次の命令は実行しない。
と、ボロー＠によりＮＱＰモードＦＦｔリセットし、次
の命令を実行するため、アト°レスｊＪ回路８が働き、
アドレスレジスタｌが次の命令のアドレスに更新され、
次の命令をフェッチする・ この様にＮＯＰ命令のカウントフィールドに任意の厘ｔ
−設定しておけば、その設定値カウントしてカウンタが
全てゼロになるまで次の命令は実行しない。
このカウンタのカウント間だけＮＯＰ命令の実行時間ど
なる。
なる。
以上本発明をＮＯ，Ｐ命令を例にして説明し友が、一般
の命令（四則演算、ロード、ストア等）の命令にカウン
トフィールドを追加することにより。
の命令（四則演算、ロード、ストア等）の命令にカウン
トフィールドを追加することにより。
命令実行時開の任意指定が可能である。
例えハ、オペレージ箇ンフィールドＵＰに加算命令をセ
ットし、オペランドｓＫ加算回路をセットシ、この加算
回数をカウンタにプリセットし、ボローが出力さｎたら
次の命令の実行を行なう樟にしてもよい。
ットし、オペランドｓＫ加算回路をセットシ、この加算
回数をカウンタにプリセットし、ボローが出力さｎたら
次の命令の実行を行なう樟にしてもよい。
以上述べた様に本発明によればオペランドの値によりて
任意に待合せ時間を設定することが可能でＴｏす、従来
の欠点を除去することが可能となる・
任意に待合せ時間を設定することが可能でＴｏす、従来
の欠点を除去することが可能となる・
図は本発明の実施例を示し、１はアドレスレジスタ、Ｓ
はコントロール・ストレージ、８Ｆｉプログラムレジス
タ、４は命令デコード１ｇ１帖、Ｓはカウンタ、７は−
ｌ減算ｔｇ回路、８はアドレス更新−路でＴｏ４）。
はコントロール・ストレージ、８Ｆｉプログラムレジス
タ、４は命令デコード１ｇ１帖、Ｓはカウンタ、７は−
ｌ減算ｔｇ回路、８はアドレス更新−路でＴｏ４）。
Claims (1)
- 【特許請求の範囲】 マイク０プログラムを格納しておくコントロール拳スト
レージと、そのコントロール・ストレージをアクセスす
るアドレスをセットしておくアドレス・レジスタと、コ
ント党−ルーストレージより７エツテしたプログラム全
セットするプログラムレジスメと、該プログラムレジス
タ内のプログラム命令をデコードするデコードｔｇｌ略
とを有し、該デコード１ｇ回路１り特定の命令を検出し
た時に。 該特定の命令のオペ２ンド部をレジスタにセットし、該
レジスタの値を減算していき、該レジスタの筐がゼロに
なった時点で、次のマイクロプログラムを実行する様に
したことｔ−特徴とす６時間待合せ＊ｌｌ＃方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56101132A JPS582947A (ja) | 1981-06-29 | 1981-06-29 | 時間待合せ制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56101132A JPS582947A (ja) | 1981-06-29 | 1981-06-29 | 時間待合せ制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS582947A true JPS582947A (ja) | 1983-01-08 |
Family
ID=14292547
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56101132A Pending JPS582947A (ja) | 1981-06-29 | 1981-06-29 | 時間待合せ制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS582947A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61166631A (ja) * | 1985-01-18 | 1986-07-28 | Oki Electric Ind Co Ltd | マイクロプログラム制御処理方法 |
| JPS62263537A (ja) * | 1986-05-09 | 1987-11-16 | Fujitsu Ltd | スリ−プタイマ付マイクロプログラム制御装置 |
| JPH02178837A (ja) * | 1988-12-29 | 1990-07-11 | Koufu Nippon Denki Kk | マイクロプログラムの調速方式 |
| JPH07271573A (ja) * | 1994-03-29 | 1995-10-20 | Kofu Nippon Denki Kk | マイクロ命令同期回路 |
-
1981
- 1981-06-29 JP JP56101132A patent/JPS582947A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61166631A (ja) * | 1985-01-18 | 1986-07-28 | Oki Electric Ind Co Ltd | マイクロプログラム制御処理方法 |
| JPS62263537A (ja) * | 1986-05-09 | 1987-11-16 | Fujitsu Ltd | スリ−プタイマ付マイクロプログラム制御装置 |
| JPH02178837A (ja) * | 1988-12-29 | 1990-07-11 | Koufu Nippon Denki Kk | マイクロプログラムの調速方式 |
| JPH07271573A (ja) * | 1994-03-29 | 1995-10-20 | Kofu Nippon Denki Kk | マイクロ命令同期回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3707581B2 (ja) | 自己整合スタック・ポインタを有するデータ処理システムおよびその方法 | |
| US7966480B2 (en) | Register pointer trap to prevent errors due to an invalid pointer value in a register | |
| US20030023836A1 (en) | Shadow register array control instructions | |
| JPH04188229A (ja) | 浮動小数点演算処理装置 | |
| JPS582947A (ja) | 時間待合せ制御方式 | |
| JP2019511042A (ja) | レジスタ・アクセス制御 | |
| JPS6232504B2 (ja) | ||
| JPH05108548A (ja) | Ｄｍａコントローラ | |
| US6985986B2 (en) | Variable cycle interrupt disabling | |
| US4566062A (en) | Timing control system in data processor | |
| JPS63106836A (ja) | 異ア−キテクチヤ・エミユレ−シヨン方式 | |
| JPS5829549B2 (ja) | レジスタ干渉制御方式 | |
| JPS6217773B2 (ja) | ||
| JPH04288625A (ja) | マイクロコンピュータ | |
| JPH0447851B2 (ja) | ||
| SU1124316A1 (ru) | Микро-ЭВМ | |
| JPS62151936A (ja) | マイクロプロセツサに内蔵されるキヤツシユ回路 | |
| JPS6122818B2 (ja) | ||
| JPS6134188B2 (ja) | ||
| JPS61143848A (ja) | マイクロプログラム制御装置 | |
| JPS6148741B2 (ja) | ||
| JPS628825B2 (ja) | ||
| JPS6028023B2 (ja) | 入出力命令高速化方式 | |
| JPS62214441A (ja) | プロセツサのホルト制御方式 | |
| JPS5887613A (ja) | 入出力制御方式 |