JPS582953A - 割り込み制御方式 - Google Patents
割り込み制御方式Info
- Publication number
- JPS582953A JPS582953A JP10206481A JP10206481A JPS582953A JP S582953 A JPS582953 A JP S582953A JP 10206481 A JP10206481 A JP 10206481A JP 10206481 A JP10206481 A JP 10206481A JP S582953 A JPS582953 A JP S582953A
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- time
- register
- value
- real
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked
- G06F9/4825—Interrupt from clock, e.g. time of day
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本実ｗｉ＃ｉ、割〉込ミ制御方式に関し、ＩＩＩＩ＃Ｉ
Ｃ実時聞タイマ１？用％ｐ＊情報処理システムｅｍｓ込
み制御方式に−するものである。
Ｃ実時聞タイマ１？用％ｐ＊情報処理システムｅｍｓ込
み制御方式に−するものである。
Ｗシ込み機能社、システムの外部からＯＩＩ求、＃＆層
装雪内部で発生したあゐ杖蒙、ある％Ｐは入出力装置で
発生しえある吠ａｒ４とづき、処■装置０ＩＪＩｋｌＩ
状Ｓ＋を変化させる％０で、割９込みが発生すると、逓
常Ｏプ胃ダラムＯ実行は一時中断され、割隻、込み＃Ｉ
ｋｌＩプ冑ダラ＾に制御がＳされる０周一〇よ’３に％
Ｉ）込みを要因ごとに分額すると、！シンチェツタ１
１１！）込み、スーパバイザ・コール割）込み、プリダ
ツ五Ｗ伽込み、外部割塾込み、および入出力割り込み等
に分秒られる・ む＊ｂｏｍ参込みが受は付けられると、これら６つ０１
１ｍ込み要因ごとに定められに主記憶＠Ｎ。
装雪内部で発生したあゐ杖蒙、ある％Ｐは入出力装置で
発生しえある吠ａｒ４とづき、処■装置０ＩＪＩｋｌＩ
状Ｓ＋を変化させる％０で、割９込みが発生すると、逓
常Ｏプ胃ダラムＯ実行は一時中断され、割隻、込み＃Ｉ
ｋｌＩプ冑ダラ＾に制御がＳされる０周一〇よ’３に％
Ｉ）込みを要因ごとに分額すると、！シンチェツタ１
１１！）込み、スーパバイザ・コール割）込み、プリダ
ツ五Ｗ伽込み、外部割塾込み、および入出力割り込み等
に分秒られる・ む＊ｂｏｍ参込みが受は付けられると、これら６つ０１
１ｍ込み要因ごとに定められに主記憶＠Ｎ。
領域に、１１１ ｍ Ｗ （？ｒｅｇｒａｍ ＃
ｔｍｔｍｓ Ｗｅｄ ） が胆ｙｇｖとして格納さ
れ、さらＫ１１ｆ伽込みＩＦ鰹を―肩する友め０１Ｆ１
１１１’＆情報ボ、定められ友頷城に格納されゐ。それ
から、新ν８ｗが読み出されて真）Ｉｆと謙る０割り込
みＪｌｌｌｌｌプ■ダラ＾は、新ν１Ｗでａｓ富れる処
置吠ＩＩＯもとて奥行される。
ｔｍｔｍｓ Ｗｅｄ ） が胆ｙｇｖとして格納さ
れ、さらＫ１１ｆ伽込みＩＦ鰹を―肩する友め０１Ｆ１
１１１’＆情報ボ、定められ友頷城に格納されゐ。それ
から、新ν８ｗが読み出されて真）Ｉｆと謙る０割り込
みＪｌｌｌｌｌプ■ダラ＾は、新ν１Ｗでａｓ富れる処
置吠ＩＩＯもとて奥行される。
１＊、割勢込み虻よって、格納される旧Ｐ８ＷＫは、割
に込みが発生しなければ次Ｋｍ行されるはずてあつ慶命
令のアドレスが含まれて≠る。
に込みが発生しなければ次Ｋｍ行されるはずてあつ慶命
令のアドレスが含まれて≠る。
ｒａｖ＃ｉ、中央処３１１１Ｆ蒙の動作【制御する基本
ｔＩ１１１に＃御管報を保持しており、そのビット構成
は、例えｅｆｌｌｌｌＫｌすようＫ、２１ｍ！ （１！
１４ビツト）で構成され石場舎に社、ピッ）１１＄−３
１に雪争込みのｌｌｌ１１１？豪わすコード、ビット４
０〜６３に次Ｋｍ行す１命◆の先−バイシ・アドレスが
食會詐る。そして、中央処ｍｓ雪が命令を読み出して実
行會−始すると自は、その命令の憂さが加えられて、次
の命令のアドレスに更新畜れる。
ｔＩ１１１に＃御管報を保持しており、そのビット構成
は、例えｅｆｌｌｌｌＫｌすようＫ、２１ｍ！ （１！
１４ビツト）で構成され石場舎に社、ピッ）１１＄−３
１に雪争込みのｌｌｌ１１１？豪わすコード、ビット４
０〜６３に次Ｋｍ行す１命◆の先−バイシ・アドレスが
食會詐る。そして、中央処ｍｓ雪が命令を読み出して実
行會−始すると自は、その命令の憂さが加えられて、次
の命令のアドレスに更新畜れる。
次に、＋１＋１１１込与要１１０ＴｏるもＯｋ鉗して蒙
）込みマスクを用−１必要虻応じてそＯマスタ會俸留に
することｋよ参ｌｌ伽込みを禁止することがで自ゐ０割
勢込みは、透電、匈応する割り込みマスタが１１”のと
自費は付けられ、′０”のと自保留される。仁れらの！
スタ曽頓は、制御レジスタに格納されて−る。
）込みマスクを用−１必要虻応じてそＯマスタ會俸留に
することｋよ参ｌｌ伽込みを禁止することがで自ゐ０割
勢込みは、透電、匈応する割り込みマスタが１１”のと
自費は付けられ、′０”のと自保留される。仁れらの！
スタ曽頓は、制御レジスタに格納されて−る。
ところで、情報幾層システムで社、実時間タイマを用−
た＠り込み（外部割り込みの１つ）の制御によってシス
テムの基本動作シーケンスを遂行する方法が従来よね行
われて−ゐ。例オば、第２図に示すように１実時間タイ
！が！ｌの時刻のとき割込ωでシステム電源の投入およ
びシステム初期化Ｏプ田ダラムムを実行し、〒２Ｃ）ｎ
＠０とき割込■でシステム・スケジュールのプログラム
１を実行し、！３の時刻のと自割込ｅ）でシステム電源
Ｏ切断および後蛤理のプロダラＡＤ）実行するように１
設定したと仮定する。いま、プログラム１の奥行中に入
出力装置とＯ情報授受が必要２１にると、プログラムＢ
が入出力命令を発行することｋよや入出力装置は起動し
、プ讐ダラ＾ＢＯ実行を一時中断してプログラム０を実
行する。ブーメラム００奥行途中で入出力装置の動作が
終了し、ブ胃グラＡＢを続行する用意がで自、かっブー
グラム１０優先度がプログラム０よ鰺高社れば、割込０
でプ０ダラム０の実行を中断してプｗｐ゛テムＩＫ戻す
・そして、最後に、〒３５１１寓の割込四で１源切断Ｏ
プｐダラム′Ｄ管実行し、システムの処ｍを終了する。
た＠り込み（外部割り込みの１つ）の制御によってシス
テムの基本動作シーケンスを遂行する方法が従来よね行
われて−ゐ。例オば、第２図に示すように１実時間タイ
！が！ｌの時刻のとき割込ωでシステム電源の投入およ
びシステム初期化Ｏプ田ダラムムを実行し、〒２Ｃ）ｎ
＠０とき割込■でシステム・スケジュールのプログラム
１を実行し、！３の時刻のと自割込ｅ）でシステム電源
Ｏ切断および後蛤理のプロダラＡＤ）実行するように１
設定したと仮定する。いま、プログラム１の奥行中に入
出力装置とＯ情報授受が必要２１にると、プログラムＢ
が入出力命令を発行することｋよや入出力装置は起動し
、プ讐ダラ＾ＢＯ実行を一時中断してプログラム０を実
行する。ブーメラム００奥行途中で入出力装置の動作が
終了し、ブ胃グラＡＢを続行する用意がで自、かっブー
グラム１０優先度がプログラム０よ鰺高社れば、割込０
でプ０ダラム０の実行を中断してプｗｐ゛テムＩＫ戻す
・そして、最後に、〒３５１１寓の割込四で１源切断Ｏ
プｐダラム′Ｄ管実行し、システムの処ｍを終了する。
このように％従来Ｏ曽報処覇システムにおける実時間タ
イマを用％１ａた割染込み制御方式は、中央栖厘羨ｆＯ
１ｌ１０１１１１１り込み時刻レジスタを用い、実時間
タイｖ ０４１１割抄込み時刻レジスタに設定富れえ値
（！１〜！凰）が−襞しえとき割や込み動作を行−１そ
れに続いて主記憶装置上の新Ｐ８ｖｌ［城から四−ドさ
れ−ｋｌｌＷをもとにプログラム管実行し、必要１に幾
層を行っている拳−しかし、任意の時１１１１Ｌ中央処
厘装置に割炒込みをＩＡｊＪＡシて、必要電動作を奥行
させるためＫＦｉ、割−込み時刻レジスタと主記憶装置
の新ｙｓｖＯ内容とを１買ダツム（ａｓ）４ｃより管層
しなけれ社亀す亀−０す亀わｔ、第２図ＩＩＣおいて社
、管遍プーダラムが割じ込み時刻レジスタの内容會履次
ｙｌ、ｔ２．’ｒ３ｅ履序で更新し、実時間タイマΦ値
と上記時素レジス＃Ｏ内容とが一致して割り込みがＪｌ
！Ｌ★亀らば、管層プｐグラムは、制御レジス＃Ｏ■り
込みマスクが＠″１１であるかＴＩかｔチェックし、”
ｌ”であれば現ｐｓｖｌ主記憶ｌ！！冒４ＱｌｌｌｌＰ
ＩｉＷ領域に格納した咎、新ｐｓｗｌｌ城から読み出し
Ｉｙｓｖ會＊ｐｓｖとする。そして、現Ｐ８Ｗ０１［り
込みコードと次の命令アドレスを更新する０割抄込みご
とに、これらの動作をブーグラムによ）？？う必要があ
為ため、管理ブーグラムがＩＩ＃化し、コスト・アップ
を招く等の欠点がある。
イマを用％１ａた割染込み制御方式は、中央栖厘羨ｆＯ
１ｌ１０１１１１１り込み時刻レジスタを用い、実時間
タイｖ ０４１１割抄込み時刻レジスタに設定富れえ値
（！１〜！凰）が−襞しえとき割や込み動作を行−１そ
れに続いて主記憶装置上の新Ｐ８ｖｌ［城から四−ドさ
れ−ｋｌｌＷをもとにプログラム管実行し、必要１に幾
層を行っている拳−しかし、任意の時１１１１Ｌ中央処
厘装置に割炒込みをＩＡｊＪＡシて、必要電動作を奥行
させるためＫＦｉ、割−込み時刻レジスタと主記憶装置
の新ｙｓｖＯ内容とを１買ダツム（ａｓ）４ｃより管層
しなけれ社亀す亀−０す亀わｔ、第２図ＩＩＣおいて社
、管遍プーダラムが割じ込み時刻レジスタの内容會履次
ｙｌ、ｔ２．’ｒ３ｅ履序で更新し、実時間タイマΦ値
と上記時素レジス＃Ｏ内容とが一致して割り込みがＪｌ
！Ｌ★亀らば、管層プｐグラムは、制御レジス＃Ｏ■り
込みマスクが＠″１１であるかＴＩかｔチェックし、”
ｌ”であれば現ｐｓｖｌ主記憶ｌ！！冒４ＱｌｌｌｌＰ
ＩｉＷ領域に格納した咎、新ｐｓｗｌｌ城から読み出し
Ｉｙｓｖ會＊ｐｓｖとする。そして、現Ｐ８Ｗ０１［り
込みコードと次の命令アドレスを更新する０割抄込みご
とに、これらの動作をブーグラムによ）？？う必要があ
為ため、管理ブーグラムがＩＩ＃化し、コスト・アップ
を招く等の欠点がある。
本発明の目的は、このような従来の欠点を解消すゐまめ
、プログラムで管理される仁と亀く、仕置０＃ｍ虻劃）
込みを発生して必要な処厘を行うことがで會る蒙り込み
音制御方式Ｙｔ提供することｋある。
、プログラムで管理される仁と亀く、仕置０＃ｍ虻劃）
込みを発生して必要な処厘を行うことがで會る蒙り込み
音制御方式Ｙｔ提供することｋある。
本発明ｓｅｗｓ込み制御方式は、筒数ＩＩＯ割り込み時
刻レジスタと、これらに１対ｌで対応する割ｐ込みマス
タレジスタと、次に奥行すべき命令のアドレスを保持す
る書自替え可能亀レジスタ１有Ｌ％ｍｓ込み時刻レジス
タに設定された値と賞時ｌＩｌ＃イマ０１［が一致する
と、対応する割勤込みマスタ・レジスタＯ内容によｓｅ
ｅ込み信−ｔｔｍ力し、次に奥行すべ龜命令アドレス管
保持して−るレジスタの内容を主記憶装置上の割）込み
処理用新２８１領域の次命令アドレス部Ｅｌｌ給した後
、新ＰＩＩＷ會中央鍋聰羨響のＰＩＷＫ四−ドして割抄
込み処ｌＩＭ管行うことを曹徽としている。
刻レジスタと、これらに１対ｌで対応する割ｐ込みマス
タレジスタと、次に奥行すべき命令のアドレスを保持す
る書自替え可能亀レジスタ１有Ｌ％ｍｓ込み時刻レジス
タに設定された値と賞時ｌＩｌ＃イマ０１［が一致する
と、対応する割勤込みマスタ・レジスタＯ内容によｓｅ
ｅ込み信−ｔｔｍ力し、次に奥行すべ龜命令アドレス管
保持して−るレジスタの内容を主記憶装置上の割）込み
処理用新２８１領域の次命令アドレス部Ｅｌｌ給した後
、新ＰＩＩＷ會中央鍋聰羨響のＰＩＷＫ四−ドして割抄
込み処ｌＩＭ管行うことを曹徽としている。
以下、本発明の実施側管、第３８１！によ）説明する。
１１１１ＩＫｋＶＴＲ１Ｉｎ込ミ１ｌｊｌｆｔ、（１≦
に５ｍ）を保持するＩＩＷｋ債の割り込み時刻レジスタ
２゜３、番、１＠０夷時間タイマ１の値と各側〉込み時
素レジス＃２．δ、養Ｏ値（ｔｌ）とを比較して、それ
らの値が一致したときそれぞれ出力値１ｔｈを与える纏
歇領ｅＪｔ験回路５．６．７．１１１１＞込み時園レジ
スタ２，３．４Ｋｍ応してそれぞれｍ抄込みの可否を示
す＊＊Ｉｌｏｍ＊込みマスク・レジスタ８，９゜１０、
−り込み時刻レジスタ２，５．４に；ｉｌ応して１ｉ０
１１ｊｌＫ■）込みが殉生し友と禽に実行すべ１１次の
命令アドレスムｉを侮持す為複数個のアドレス・レジス
タ１１．１２．１３．νよび動部回路が設けられる・ 論１ｌｌＩＩＩＩとして鯰、１に、智回路５．６． ”
７の出力と−に込み！スタ噌レジスタ８． ＧＬ １０
０出力と０１１１ｋｌｌｌｌｔ ト２１７ ＞ ＹＷｉ
ｉｍ １４．１５．１６．７ ＞ Ｙｍ回路４． ＩＪ
５．１６の各出力０１＆理和をとるオア回路１７、アン
ドＩ！ＩＩ １４．１５．１６０各出力と７ドレスーｔ
ｚジｘ＊ １１，１２，１３０各出力と０１１１１１輪
管とるアンド［１路１８．１９．２０．およびアンドｌ
ｌｌｌ１１８．１９，２００各出力０１１１１和をとる
オア１１路２１が設けられる。
に５ｍ）を保持するＩＩＷｋ債の割り込み時刻レジスタ
２゜３、番、１＠０夷時間タイマ１の値と各側〉込み時
素レジス＃２．δ、養Ｏ値（ｔｌ）とを比較して、それ
らの値が一致したときそれぞれ出力値１ｔｈを与える纏
歇領ｅＪｔ験回路５．６．７．１１１１＞込み時園レジ
スタ２，３．４Ｋｍ応してそれぞれｍ抄込みの可否を示
す＊＊Ｉｌｏｍ＊込みマスク・レジスタ８，９゜１０、
−り込み時刻レジスタ２，５．４に；ｉｌ応して１ｉ０
１１ｊｌＫ■）込みが殉生し友と禽に実行すべ１１次の
命令アドレスムｉを侮持す為複数個のアドレス・レジス
タ１１．１２．１３．νよび動部回路が設けられる・ 論１ｌｌＩＩＩＩとして鯰、１に、智回路５．６． ”
７の出力と−に込み！スタ噌レジスタ８． ＧＬ １０
０出力と０１１１ｋｌｌｌｌｔ ト２１７ ＞ ＹＷｉ
ｉｍ １４．１５．１６．７ ＞ Ｙｍ回路４． ＩＪ
５．１６の各出力０１＆理和をとるオア回路１７、アン
ドＩ！ＩＩ １４．１５．１６０各出力と７ドレスーｔ
ｚジｘ＊ １１，１２，１３０各出力と０１１１１１輪
管とるアンド［１路１８．１９．２０．およびアンドｌ
ｌｌｌ１１８．１９，２００各出力０１１１１和をとる
オア１１路２１が設けられる。
先ず、ｅｔａの制り込み時刻レジスタ２．３．４に対し
て、操作パネルからオペレータにより、ある≠け電源投
入時の初期化プリグラムにより、ｔｉＯＩ！ｌｉＩ寓を
順次セツシしておく。同じように１割抄込みマスク・レ
ジスタ８．９．１０およびアドレス・レジスタ１１，１
２．１３に％、あらかじめ、マスク情報”１’を九は“
０″、およＵ ｔｓ ｏ各時ＪＩｌｌ＃／ｃ実行すべき
プログラムの先願アドレスム１ｔ＠次セットする。
て、操作パネルからオペレータにより、ある≠け電源投
入時の初期化プリグラムにより、ｔｉＯＩ！ｌｉＩ寓を
順次セツシしておく。同じように１割抄込みマスク・レ
ジスタ８．９．１０およびアドレス・レジスタ１１，１
２．１３に％、あらかじめ、マスク情報”１’を九は“
０″、およＵ ｔｓ ｏ各時ＪＩｌｌ＃／ｃ実行すべき
プログラムの先願アドレスム１ｔ＠次セットする。
いま、実時間タイＹｌＯ値がｔｌＫなったと便室すると
、実時間タイマ１０値とｗｂ込み時島レジスタ２０値ｔ
ｌとが一致するので、比較回路δかも出力信号が送出さ
れ、アンド回路１番に人力する。こＯと龜、他の比較回
路６．７からは、実時間タイマｌの値と翻染込み時刻レ
ジスタ５，４０値＊３．＊ｘとが一致して１／％愈いＯ
で、出力信号は送出されｔ ｖ” 。
、実時間タイマ１０値とｗｂ込み時島レジスタ２０値ｔ
ｌとが一致するので、比較回路δかも出力信号が送出さ
れ、アンド回路１番に人力する。こＯと龜、他の比較回
路６．７からは、実時間タイマｌの値と翻染込み時刻レ
ジスタ５，４０値＊３．＊ｘとが一致して１／％愈いＯ
で、出力信号は送出されｔ ｖ” 。
比＊Ｗ踏６からの出力信号社、割り込み時刻レジス＃２
に賞応する割り込みマスク・レジスタ８０億Ｍ１とアン
ド回路１４で論理積がとられ、割や込みが可能であれば
オア回路１４を経て割り込み信号が送出される。
に賞応する割り込みマスク・レジスタ８０億Ｍ１とアン
ド回路１４で論理積がとられ、割や込みが可能であれば
オア回路１４を経て割り込み信号が送出される。
一方、−）込み時刻レジス＃２に対応するアドレス・レ
ース＃ｌｌＯ値ムｌは、アンド回！８１８にお−で割シ
込み信号と論纏楡がとられ、アンド１１路１４０出力儒
量が送出されている場合には、オアー１１２１を経て、
主記憶装置上のｓｉｔ込み幾層眉新アＩＷ城２２の次命
令アドレス部に書き込まれる。
ース＃ｌｌＯ値ムｌは、アンド回！８１８にお−で割シ
込み信号と論纏楡がとられ、アンド１１路１４０出力儒
量が送出されている場合には、オアー１１２１を経て、
主記憶装置上のｓｉｔ込み幾層眉新アＩＷ城２２の次命
令アドレス部に書き込まれる。
以上の動作が、第３Ｗｉではすべて八−ドウヱアによ伽
行われる。この時点以降は、中央処理１置で通常ｏｒｂ
込みｌｌｌ１厘と同じように、割り込み処理プーダラム
によって新？１１が新ｒｅｖ域２２からｐｓｖ （レジ
スタ）Ｋロードされ、必要な割り込み幾層が行われる。
行われる。この時点以降は、中央処理１置で通常ｏｒｂ
込みｌｌｌ１厘と同じように、割り込み処理プーダラム
によって新？１１が新ｒｅｖ域２２からｐｓｖ （レジ
スタ）Ｋロードされ、必要な割り込み幾層が行われる。
実時間タイマｌがｔ２の値になったとき、およびｔｍＯ
値になったとき本、上記ｔ１の値になったときの動作と
全く同じ動作管実行する。ｌｉＪ ！ｌ込みマスク・レ
ジスタ８．９．１０の値は、管鳩プ四グラムあゐいは操
作パネルにより任意の時刻で更新される０例えば、第２
図にお−で、入出力装置との一報羨受を制御するプログ
ラムＯが終了しないうちに１実時間タイマの値が！３に
近づ−たならば％Ｔ３がセットされた割り込み時刻レジ
スタに対応するｍ＊込みマスク・レジスタＯ値ｔ＠ｏ”
にしてｙ３ｏＩＩ！薦の割り込みの）會保留糺し、プロ
グラム０が終了しに俵にその−り込みマスク・レジスタ
の値【１″にすると同時＃ｃＴ３がセットされた１ｗり
込み時島レジスタの値を〒３よシ迩れ慶！４Ｋ］！新す
る。
値になったとき本、上記ｔ１の値になったときの動作と
全く同じ動作管実行する。ｌｉＪ ！ｌ込みマスク・レ
ジスタ８．９．１０の値は、管鳩プ四グラムあゐいは操
作パネルにより任意の時刻で更新される０例えば、第２
図にお−で、入出力装置との一報羨受を制御するプログ
ラムＯが終了しないうちに１実時間タイマの値が！３に
近づ−たならば％Ｔ３がセットされた割り込み時刻レジ
スタに対応するｍ＊込みマスク・レジスタＯ値ｔ＠ｏ”
にしてｙ３ｏＩＩ！薦の割り込みの）會保留糺し、プロ
グラム０が終了しに俵にその−り込みマスク・レジスタ
の値【１″にすると同時＃ｃＴ３がセットされた１ｗり
込み時島レジスタの値を〒３よシ迩れ慶！４Ｋ］！新す
る。
以上説明し友ように、本発明によれｄ１プログラムによ
って１塩されることなく、任意の＃寓に剣勤込みを発生
させて、必要’ｔｍｍを実行するととがてき、かつバー
「ウェアの翻り込みレベルを多数設ける必要がないＯで
、制御が簡単化されるとともに、オペレーティング・シ
ステムの複雑化を防止で自る。
って１塩されることなく、任意の＃寓に剣勤込みを発生
させて、必要’ｔｍｍを実行するととがてき、かつバー
「ウェアの翻り込みレベルを多数設ける必要がないＯで
、制御が簡単化されるとともに、オペレーティング・シ
ステムの複雑化を防止で自る。
第１図はプ冒ダツＡ吠Ｓ語（ＰＩＩＷ）０ビット構成図
、第２図は実時間タイマを用い′ｋｓ抄込拳制、御方式
Ｏ説明図、第５図は本発明の実施例ｔ７ポすＩｌｌ！ｌ
込み制御部の論理プ蓼ツタ図である・１を実詩ＩＩタイ
！、２〜番１０込み時刻レジスタ、６〜７ｇ比較回路、
８〜１０５１ｍ？込みマスタ・レジスタ、１１〜１３ｓ
アドレス・レジスタ、１４〜２１ｓゲ一ト回路、２２富
主記ｗ装雪上の割り込み用新ｐｓｖ域。 特許出願人 日本電信電話公社 −代 履 人 弁場士磯 村 ■
、第２図は実時間タイマを用い′ｋｓ抄込拳制、御方式
Ｏ説明図、第５図は本発明の実施例ｔ７ポすＩｌｌ！ｌ
込み制御部の論理プ蓼ツタ図である・１を実詩ＩＩタイ
！、２〜番１０込み時刻レジスタ、６〜７ｇ比較回路、
８〜１０５１ｍ？込みマスタ・レジスタ、１１〜１３ｓ
アドレス・レジスタ、１４〜２１ｓゲ一ト回路、２２富
主記ｗ装雪上の割り込み用新ｐｓｖ域。 特許出願人 日本電信電話公社 −代 履 人 弁場士磯 村 ■
Claims (1)
- 実時間タイマＯ値と割り込み時刻レジスタの値が一致す
ると中央処１ＩＩＩＩＩＩＩＩｃ割り込みを発生し、プ
ルグラム状態■の内容１切９替えて割り込み処置を行う
普＊ｍ１ｉｉシステムにお−て、複数個の割参込み一時
レジスタと、該■り込み時刻レジスタの番々に対応する
ｗｅ込みマスク、および次に奥行する命令アドレスの１
１龜替え可能な各レジスタを＾備り、上記割り込み時Ｘ
レジスタに設定され友冬値と実時ｌＩ＃イ！の値が一致
するごとＫ１１ｌｌり込拳儒号を出力し、―）込み時刻
に対応する上記命令アドレス・レジＸ＃Ｏ内客を主記憶
装置上０Ｉｌｌ）込み鋤厘用新プロダラム状態語の次命
令アドレス１１１に書自込み、翼プ田グテム状ｍｓｔの
内容を匍如替えて■）込番処ＩＩを行うことｖｔ１１徽
とするｌｉＩ鰺込み制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10206481A JPS582953A (ja) | 1981-06-29 | 1981-06-29 | 割り込み制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10206481A JPS582953A (ja) | 1981-06-29 | 1981-06-29 | 割り込み制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS582953A true JPS582953A (ja) | 1983-01-08 |
Family
ID=14317330
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10206481A Pending JPS582953A (ja) | 1981-06-29 | 1981-06-29 | 割り込み制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS582953A (ja) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5178151A (ja) * | 1974-12-28 | 1976-07-07 | Nippon Electric Co | |
| JPS5194731A (ja) * | 1975-02-18 | 1976-08-19 | ||
| JPS524750A (en) * | 1975-06-30 | 1977-01-14 | Nippon Steel Corp | Hard timer for computer system |
| JPS5599656A (en) * | 1979-01-24 | 1980-07-29 | Toshiba Corp | Interruption processor |
| JPS5657148A (en) * | 1979-10-17 | 1981-05-19 | Oki Electric Ind Co Ltd | Interrupt control circuit |
-
1981
- 1981-06-29 JP JP10206481A patent/JPS582953A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5178151A (ja) * | 1974-12-28 | 1976-07-07 | Nippon Electric Co | |
| JPS5194731A (ja) * | 1975-02-18 | 1976-08-19 | ||
| JPS524750A (en) * | 1975-06-30 | 1977-01-14 | Nippon Steel Corp | Hard timer for computer system |
| JPS5599656A (en) * | 1979-01-24 | 1980-07-29 | Toshiba Corp | Interruption processor |
| JPS5657148A (en) * | 1979-10-17 | 1981-05-19 | Oki Electric Ind Co Ltd | Interrupt control circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0248747A (ja) | マイクロプロセツサ | |
| JPS5975347A (ja) | 論理回路のシミユレ−シヨン装置 | |
| JPS5870360A (ja) | デ−タフロ−処新装置 | |
| JPS582953A (ja) | 割り込み制御方式 | |
| US5606680A (en) | Realtime clock with page mode addressing | |
| GB792707A (en) | Electronic digital computers | |
| JPH1174360A (ja) | 半導体論理回路装置 | |
| CN113626885A (zh) | Mcu多源写操作控制方法、系统、终端及存储介质 | |
| US3860808A (en) | Electronic computer system | |
| SU1700564A1 (ru) | Процессор с микропрограммным управлением | |
| Wendt | On the partitioning of computing systems into communicating agencies | |
| RU66560U1 (ru) | Устройство оперативного управления | |
| JPH11260928A (ja) | 半導体論理回路装置 | |
| CN108803433A (zh) | 定时开关设置装置、方法和系统，电器设备 | |
| JPS63225839A (ja) | セキユリテイ機能付きｒｏｍ | |
| JP2914966B2 (ja) | 画像処理方法および装置 | |
| JP3317819B2 (ja) | シングルポートｒａｍの２ポートアクセスの制御方式 | |
| JPH0545978B2 (ja) | ||
| RU1800465C (ru) | Блок вычислени логических функций | |
| JPS6115464B2 (ja) | ||
| JPS61122748A (ja) | 演算ｌｓｉ | |
| JPS6242235A (ja) | 仮想スタツク方式 | |
| JPH0793281A (ja) | キーオンウェイクアップモード設定回路 | |
| JPS59113583A (ja) | 情報処理装置 | |
| JPS58203532A (ja) | タイミングパルス発生回路 |