JPS582979A - 積分回路 - Google Patents
積分回路Info
- Publication number
- JPS582979A JPS582979A JP10215381A JP10215381A JPS582979A JP S582979 A JPS582979 A JP S582979A JP 10215381 A JP10215381 A JP 10215381A JP 10215381 A JP10215381 A JP 10215381A JP S582979 A JPS582979 A JP S582979A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- capacitor
- circuit
- input terminal
- operational amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06G—ANALOGUE COMPUTERS
- G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
- G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers specially adapted therefor
- G06G7/18—Arrangements for performing computing operations, e.g. operational amplifiers specially adapted therefor for integration or differentiation; for forming integrals
- G06G7/184—Arrangements for performing computing operations, e.g. operational amplifiers specially adapted therefor for integration or differentiation; for forming integrals using capacitive elements
- G06G7/186—Arrangements for performing computing operations, e.g. operational amplifiers specially adapted therefor for integration or differentiation; for forming integrals using capacitive elements using an operational amplifier comprising a capacitor or a resistor in the feedback loop
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、演算増幅回路とコンデンサとを含む積分回路
に＠する。
に＠する。
典型的な先行技術は、＠１図に示さｈ７論る。
演算増幅器ｌの反転入力端子Ｋｆｆｌ、積分回路の入力
端子Ｖｉｎから抵抗Ｒ１を介して、館２図（１）で示さ
れる矩形波が人力される。演算増幅器ｌの非反転入力端
子３Ｆｉ、接地される。反転入力端子２と演算増幅器ｌ
の出力端子４との聞には、コンデンサＣＩが接続されて
いる。コンデンサＣＩの出カ汀、出力端子Ｖｏｕｔから
導出さｈる。演算増幅回路ｌにに、正電圧＋Ｖｌと負電
圧−■２とが印加される。演算増幅器ＩＦｉ、反転入力
端子２が非反転入力−子３の電位に等しくなるように動
作を行なう。
端子Ｖｉｎから抵抗Ｒ１を介して、館２図（１）で示さ
れる矩形波が人力される。演算増幅器ｌの非反転入力端
子３Ｆｉ、接地される。反転入力端子２と演算増幅器ｌ
の出力端子４との聞には、コンデンサＣＩが接続されて
いる。コンデンサＣＩの出カ汀、出力端子Ｖｏｕｔから
導出さｈる。演算増幅回路ｌにに、正電圧＋Ｖｌと負電
圧−■２とが印加される。演算増幅器ＩＦｉ、反転入力
端子２が非反転入力−子３の電位に等しくなるように動
作を行なう。
第２図＋２１で示される矩形波が積分回路の入力端子Ｖ
ｉｎから与えられるとき、積分回路の出力端子Ｖｏｕｔ
からけ電圧−ｖ２から＋Ｖｌにわたって変化する積分出
力が導出される。この出力端子Ｖｏｕｔの出力波形け、
第２図＋２１ Ｋ示さレテいる。
ｉｎから与えられるとき、積分回路の出力端子Ｖｏｕｔ
からけ電圧−ｖ２から＋Ｖｌにわたって変化する積分出
力が導出される。この出力端子Ｖｏｕｔの出力波形け、
第２図＋２１ Ｋ示さレテいる。
このような先行技術では、積分回路の出力端子Ｖｏｕｔ
ｌｄ正から負の電圧に変化し、応じてフンデンナＣＩ
の端子間電圧が積分動作中において反転する。し九がっ
てコンデンｆｃｌＦｉｌｌ極性のコンデンサを使用する
必要がある。無極性のコンデンｔＢ、一般に、精度が悪
く、漏れ電流が多く、大形であ一１高価であり、また品
種が少ないという問題がある。したかつてこれらの無極
性のコンデンサの有する欠点を一掃する有極性のコンデ
ンサを用いて積分回路を実現することが望まれる。
ｌｄ正から負の電圧に変化し、応じてフンデンナＣＩ
の端子間電圧が積分動作中において反転する。し九がっ
てコンデンｆｃｌＦｉｌｌ極性のコンデンサを使用する
必要がある。無極性のコンデンｔＢ、一般に、精度が悪
く、漏れ電流が多く、大形であ一１高価であり、また品
種が少ないという問題がある。したかつてこれらの無極
性のコンデンサの有する欠点を一掃する有極性のコンデ
ンサを用いて積分回路を実現することが望まれる。
本発明の目＃Ｉｔｆ、有極性コンデンサを用いて実現す
ることができる積分回路を提供することである。
ることができる積分回路を提供することである。
値３−汀、本発明の一実施例の電気回路図であり、前述
の先行技術ＫＭＷ５する部分にけ向−の参照符を付す。
の先行技術ＫＭＷ５する部分にけ向−の参照符を付す。
この積分回路でに、演算増幅器ｌの反転入力端子２には
、積分回路の入力端子Ｖｉｎから抵抗Ｒ１を介して信号
が与えられる。演算増幅器ｌの非反転入力端子３ｉｌｔ
、接地される。演算増幅器ｌの出力端子４は、クランプ
回路６に与えられる。クランプ回路６ｉｊ、抵抗Ｒ２と
ツェナダイオードＤとが直列に接続されて構成される。
、積分回路の入力端子Ｖｉｎから抵抗Ｒ１を介して信号
が与えられる。演算増幅器ｌの非反転入力端子３ｉｌｔ
、接地される。演算増幅器ｌの出力端子４は、クランプ
回路６に与えられる。クランプ回路６ｉｊ、抵抗Ｒ２と
ツェナダイオードＤとが直列に接続されて構成される。
ツェナダイオードＤのアノードには、電圧−ｖ２が印加
される。有極性コンデンサであってもよいコンデンサＣ
２のプラス端子は、演算増幅器ｌの反転入力端子２に接
続される。クランプ回路６の出力社、抵抗Ｒ２とツェナ
ダイオードＤとの接続点７からコンデンサＣ２のマイナ
ス端子に与えられる。
される。有極性コンデンサであってもよいコンデンサＣ
２のプラス端子は、演算増幅器ｌの反転入力端子２に接
続される。クランプ回路６の出力社、抵抗Ｒ２とツェナ
ダイオードＤとの接続点７からコンデンサＣ２のマイナ
ス端子に与えられる。
この接続点７Ｆｉ、積分回路の出力端子ＶｏｕｔＫ接続
される。
される。
ツェナダイオードＤのブレークダウン電圧ＶＤは第１式
が満たされるようＫｉｌばれる。
が満たされるようＫｉｌばれる。
ＶＤ≦ｖ２ ・・・＋１１
以下に８４図を参照して述べる実施例では、プレークダ
クン電圧ＶＤＨ１電圧二ｌｅＫ等しく選ばれる。
クン電圧ＶＤＨ１電圧二ｌｅＫ等しく選ばれる。
積分回路の入力権子ＶｉｎＫ第４図１１）で示される矩
形波が入力された場合を想定する。演算増幅器ｌの非反
転入力端子３に接地されているので、反転入力端子２は
その非反転入力端子３の同一の接地レベルに保たれる。
形波が入力された場合を想定する。演算増幅器ｌの非反
転入力端子３に接地されているので、反転入力端子２は
その非反転入力端子３の同一の接地レベルに保たれる。
＠４図１２１Ｆｉ非反転入力喝子３の電圧を示し、第４
図（３）ハ反転入力端子２の電圧を示す。演算増−Ｉｌ
ｌの出力端子４からの出力け、＠４図１４１で示されて
いる通りであって、入カー子Ｖｉｎｆｆ与えられる信号
が時刻ｔｌ−ｔ４の闇でハイレベルでる、るとき、演算
増幅Ｗｈｌの出力端子４の信号は電圧＋Ｖｌから時刻【
２を経て時刻【３まで時間経過とともに低下してゆき、
時刻ｔ３において電圧−ｖ２のままになる。この実施例
でけＶｌ＝Ｖ２に選ぶ。時刻ｔ４において入力端子Ｖｉ
ｎがローレベルになると、出力端子４の信号は時刻ｔ５
を経て時間経過とともに増大していく。
図（３）ハ反転入力端子２の電圧を示す。演算増−Ｉｌ
ｌの出力端子４からの出力け、＠４図１４１で示されて
いる通りであって、入カー子Ｖｉｎｆｆ与えられる信号
が時刻ｔｌ−ｔ４の闇でハイレベルでる、るとき、演算
増幅Ｗｈｌの出力端子４の信号は電圧＋Ｖｌから時刻【
２を経て時刻【３まで時間経過とともに低下してゆき、
時刻ｔ３において電圧−ｖ２のままになる。この実施例
でけＶｌ＝Ｖ２に選ぶ。時刻ｔ４において入力端子Ｖｉ
ｎがローレベルになると、出力端子４の信号は時刻ｔ５
を経て時間経過とともに増大していく。
クランプ回路６では、ツェナ、ダイオ−ＦＤのプレーク
ダクン電圧ＶＤｉｉ電圧−’Ｖ２に等しく選ばれている
の′で、接続点７の電圧が時刻ｔ２ｆｆおいて零になる
以前においてはブレークダクンして導通してｐす、時刻
ｔ２以降において接続点７の電圧が負になると、ツェナ
ダイオードＤは遮断する。
ダクン電圧ＶＤｉｉ電圧−’Ｖ２に等しく選ばれている
の′で、接続点７の電圧が時刻ｔ２ｆｆおいて零になる
以前においてはブレークダクンして導通してｐす、時刻
ｔ２以降において接続点７の電圧が負になると、ツェナ
ダイオードＤは遮断する。
ツェナダイオードＤｔ−を時刻ｔ ２７”−ｔ ５にお
いて１晒したｉまである。したがって接続点７の電圧は
、ｓ４図ｉｌｌ Ｋ示される波形となる。こうして接続
点７の電圧社、時刻【２以前および時刻ｔ５以降では飽
和して零のままであり、時刻ｔ２〜【５で負である。し
たがってコンデンｆｃ２の端子間電圧の方向性は一定で
あり、コンデンサＣ２として有極性のコンデンサを使用
することが可能になる。
いて１晒したｉまである。したがって接続点７の電圧は
、ｓ４図ｉｌｌ Ｋ示される波形となる。こうして接続
点７の電圧社、時刻【２以前および時刻ｔ５以降では飽
和して零のままであり、時刻ｔ２〜【５で負である。し
たがってコンデンｆｃ２の端子間電圧の方向性は一定で
あり、コンデンサＣ２として有極性のコンデンサを使用
することが可能になる。
第５図は、本発明の他の実施例の電気回路図である。第
３図示の実施例の対応する部分には、鉤−の参照符を付
して説明を省く。注目すべき社、クランプ回路６に代え
て、分圧回路８が接続されることである。分圧回路８け
、演算増幅器ｌの出力端子４からの出力を、抵抗Ｒ３，
Ｒ４によって電圧−ｖ２との闇で分圧する。抵抗Ｒ３，
Ｒ４の接続点９の電圧に、コンデンサｃ２の端子に−Ｆ
ｊ見られるとともに、積分回路の出方端子Ｖｏｕｔ Ｋ
導出される。抵抗Ｒ３，Ｒ４ｔ’ｊ１ｍ！２式を満たす
ように定めら九る。
３図示の実施例の対応する部分には、鉤−の参照符を付
して説明を省く。注目すべき社、クランプ回路６に代え
て、分圧回路８が接続されることである。分圧回路８け
、演算増幅器ｌの出力端子４からの出力を、抵抗Ｒ３，
Ｒ４によって電圧−ｖ２との闇で分圧する。抵抗Ｒ３，
Ｒ４の接続点９の電圧に、コンデンサｃ２の端子に−Ｆ
ｊ見られるとともに、積分回路の出方端子Ｖｏｕｔ Ｋ
導出される。抵抗Ｒ３，Ｒ４ｔ’ｊ１ｍ！２式を満たす
ように定めら九る。
１１１６図を参照して以下に説明を行なう実施例でに、
第２式の＊＠が成り立つように、抵抗Ｒ３゜Ｒ４か定給
られる。
第２式の＊＠が成り立つように、抵抗Ｒ３゜Ｒ４か定給
られる。
第６図（りＫ示される矩形波は積分回路の入力端子Ｖｉ
ｎＫ与えられる。このとき反転入力端子２および非反転
入力端子３の電圧は第６図（２）および第６１１１ｍ１
ｒそれでれ示されるように零である。演算増幅器ｌの出
力端子４からの信号灯、第６図１４１に示されている。
ｎＫ与えられる。このとき反転入力端子２および非反転
入力端子３の電圧は第６図（２）および第６１１１ｍ１
ｒそれでれ示されるように零である。演算増幅器ｌの出
力端子４からの信号灯、第６図１４１に示されている。
積分回路の入力端子Ｖｉｙｓが時刻【６〜ｅｊｌｓにお
いてハイレベルであるとき、演算増幅ｉｌｌの出力端子
４に、電ＥＥ＋Ｖ １から時刻ｔ７において電圧−ｖ２
となるように低下していき、時刻ｔ７〜時刻ｔ１４にお
いては電圧−■２０１まであふ。積分ａ鶏の入力端子Ｖ
ｉｎが時刻【８以降においてローレベルに々ると、演算
増幅器ｌの出力端子４は、時刻ｔ８から時刻ｔ９まで上
昇していく６分圧回路畠の抵抗Ｒ３、Ｒ４け、１１１２
式の等号が成立する値に選ばれてｈるので、演算増幅器
ｌの出力端子４の電圧が、時刻【６〜ｔ９において、電
ａｌ−）−ｖｌ以下になっているとき接続点９の電圧け
１８６図（旬で示されるように零〜−ｖ２の範−にある
。したかっ、てコンデンサｃ２の嘲子関電圧は、一方向
性に保たれる。こうしてコンデンサＣ２として有極性コ
ンデンサを用いる仁とがｌ１ｉＴｔＩｉ。
いてハイレベルであるとき、演算増幅ｉｌｌの出力端子
４に、電ＥＥ＋Ｖ １から時刻ｔ７において電圧−ｖ２
となるように低下していき、時刻ｔ７〜時刻ｔ１４にお
いては電圧−■２０１まであふ。積分ａ鶏の入力端子Ｖ
ｉｎが時刻【８以降においてローレベルに々ると、演算
増幅器ｌの出力端子４は、時刻ｔ８から時刻ｔ９まで上
昇していく６分圧回路畠の抵抗Ｒ３、Ｒ４け、１１１２
式の等号が成立する値に選ばれてｈるので、演算増幅器
ｌの出力端子４の電圧が、時刻【６〜ｔ９において、電
ａｌ−）−ｖｌ以下になっているとき接続点９の電圧け
１８６図（旬で示されるように零〜−ｖ２の範−にある
。したかっ、てコンデンサｃ２の嘲子関電圧は、一方向
性に保たれる。こうしてコンデンサＣ２として有極性コ
ンデンサを用いる仁とがｌ１ｉＴｔＩｉ。
Ｋなる。
第７図は本発明のさらに他の実施例の電気回路図である
。この実施例で注目すべきけ、演算増幅器ｌの出力−子
４からの信号灯、抵抗Ｒ５，Ｒ６を有する分圧回路１０
ｆｆ与えられる。抵抗Ｒ５に灯電圧＋Ｖｌが印加される
。抵抗Ｒ５，Ｒ６の接続点１１に灯、コンデンサｃ２の
端子が接続されるとともに、積分回路の出力端子Ｖｏｕ
ｔが接続さｈる。抵抗Ｒ５，Ｒ６は、第３式を満たすよ
うに定めらｈる。
。この実施例で注目すべきけ、演算増幅器ｌの出力−子
４からの信号灯、抵抗Ｒ５，Ｒ６を有する分圧回路１０
ｆｆ与えられる。抵抗Ｒ５に灯電圧＋Ｖｌが印加される
。抵抗Ｒ５，Ｒ６の接続点１１に灯、コンデンサｃ２の
端子が接続されるとともに、積分回路の出力端子Ｖｏｕ
ｔが接続さｈる。抵抗Ｒ５，Ｒ６は、第３式を満たすよ
うに定めらｈる。
４ＩＭ８図を参照して説明する実施例で汀、第３式にお
ける等号が成立するように抵抗Ｒ５，Ｒ６が定められる
。積分回路の入力端子ＶｉｎＫｌ１８図（１）で示され
る矩形波が入力されたとき、演算増幅器ｌの反転入力端
子２および非反転入力端子３の電圧は、ａｍ図（２）お
よび第８図１３１ Ｋ示されるように零である。演算増
幅器ｌの出力−子４の出力ｉｊ第８図１４Ｊで示される
ように１時刻ｉｌｌから時刻ｔ１２まで電圧＋Ｖｌ〜−
ｖ２の範囲で時間経過とともに減少し１時刻１１２〜時
刻ｔ１３においてａ電圧−ｖ２のままである。時刻ｔ１
３ｆｆおいて、入力−子Ｖｉｎがローレベルに々ると、
出力端子４の出力は時刻１１４で電圧＋Ｖｌとなるまで
時間経過とともに上昇していく。分圧回路１０の抵抗Ｒ
５，Ｒ６Ｆｉ、前述のように舘３の式の等号が成立する
ように選ばｈているので、接続点１１の電圧ｄ％第Ｊｌ
ｅｉ！ｉｆｆ＋組のよう［＋Ｖ １〜零の範囲で変化す
る。こうしてコンダン４７ｃ２の端子間電圧に一方向性
であり、したがって有極性コンデンサを使用することが
可能になる。
ける等号が成立するように抵抗Ｒ５，Ｒ６が定められる
。積分回路の入力端子ＶｉｎＫｌ１８図（１）で示され
る矩形波が入力されたとき、演算増幅器ｌの反転入力端
子２および非反転入力端子３の電圧は、ａｍ図（２）お
よび第８図１３１ Ｋ示されるように零である。演算増
幅器ｌの出力−子４の出力ｉｊ第８図１４Ｊで示される
ように１時刻ｉｌｌから時刻ｔ１２まで電圧＋Ｖｌ〜−
ｖ２の範囲で時間経過とともに減少し１時刻１１２〜時
刻ｔ１３においてａ電圧−ｖ２のままである。時刻ｔ１
３ｆｆおいて、入力−子Ｖｉｎがローレベルに々ると、
出力端子４の出力は時刻１１４で電圧＋Ｖｌとなるまで
時間経過とともに上昇していく。分圧回路１０の抵抗Ｒ
５，Ｒ６Ｆｉ、前述のように舘３の式の等号が成立する
ように選ばｈているので、接続点１１の電圧ｄ％第Ｊｌ
ｅｉ！ｉｆｆ＋組のよう［＋Ｖ １〜零の範囲で変化す
る。こうしてコンダン４７ｃ２の端子間電圧に一方向性
であり、したがって有極性コンデンサを使用することが
可能になる。
第９図社、本発明の他の実施例の電気回路図である。注
目すべきは、演算増幅器ｌの非反転入力端子３に灯直流
電源Ｅが接続さ・れる。説明の便宜上、直流電−Ｅとそ
の出力電圧を同一の参照符Ｅで貴わす。演算増幅器ｌの
出力端子４の電圧け、＋Ｖｌ〜零の範囲で変化する。演
算増幅ＷＡｌの出力−子４からの出力電圧け、抵抗Ｒ７
，Ｒ８から敗る分圧回＠１２ｆｆよって接地電位との間
で分圧される。分圧回路１２の接続点１３＃−ｊ、 コ
ンデンサＣ２に接続されるとともに１積分回路の出力端
子Ｖｏｕｔ Ｋ接続される。
目すべきは、演算増幅器ｌの非反転入力端子３に灯直流
電源Ｅが接続さ・れる。説明の便宜上、直流電−Ｅとそ
の出力電圧を同一の参照符Ｅで貴わす。演算増幅器ｌの
出力端子４の電圧け、＋Ｖｌ〜零の範囲で変化する。演
算増幅ＷＡｌの出力−子４からの出力電圧け、抵抗Ｒ７
，Ｒ８から敗る分圧回＠１２ｆｆよって接地電位との間
で分圧される。分圧回路１２の接続点１３＃−ｊ、 コ
ンデンサＣ２に接続されるとともに１積分回路の出力端
子Ｖｏｕｔ Ｋ接続される。
電圧＋Ｖｌ、Ｅａ％第４式を満たすように定めらｈる。
また分圧回路１２の抵抗Ｒ７，Ｒ８は第５式を満たすよ
うに定められる。
うに定められる。
ｖ１≧Ｅ≧Ｏ・・・（４）
第１Ｏ図ＫＦＩＩａ連して述べる実施例では、＠５式の
等号が成立するように抵抗Ｒ７，Ｒ８が定められる。
等号が成立するように抵抗Ｒ７，Ｒ８が定められる。
積分回路の久方鳴子ＶｉｎＫ第１０図（１）で示される
ように時刻ｔ１５〜ｉ１７においてハイレベルであり、
時刻１１７以降においてローレベルである矩形波が入力
された場合を想定する。このと自反転入力端子２の電圧
灯、非反転入力端子３の電圧に等しい電圧ＥＫ保たれて
いる。反転入カ嘲子２および非反転入力端子３の電圧は
、第１０図（２）および＠１０図（１）に七りぞれ示さ
れている。演算増幅器ｌの出力端子４の電圧け、時刻ｔ
ｉｓ以降において電圧＋Ｖｌから減少していき時刻１１
６において零となり、時刻ｔｔ７まで保たれる。時刻ｔ
’１７以降において、時刻ｔｔＳまでに演算増１１ｄ＠
１の出力端子４の電圧＋Ｖｌまで上昇していく。分圧回
路１２の抵抗Ｒ７，Ｒ８Ｈ１前述のように値５式の等号
か成立するように選ばれるので、接続点１３の電圧ｆｌ
ｌｌｌＯ図１１４で示されるように、時刻Ｅｌｓ〜時刻
ｔ１ｇにおいて電圧Ｅ〜零までの範囲で変化する。こう
して接続点１３の電圧に零からＥｔでの１１８で変化し
、したがってコンデンサＣ２の端子間電圧の方向性は一
定である。こうしてコンデンサＣ２として有極性コンチ
ン４）ヲ便用することがａＪ能になる。
ように時刻ｔ１５〜ｉ１７においてハイレベルであり、
時刻１１７以降においてローレベルである矩形波が入力
された場合を想定する。このと自反転入力端子２の電圧
灯、非反転入力端子３の電圧に等しい電圧ＥＫ保たれて
いる。反転入カ嘲子２および非反転入力端子３の電圧は
、第１０図（２）および＠１０図（１）に七りぞれ示さ
れている。演算増幅器ｌの出力端子４の電圧け、時刻ｔ
ｉｓ以降において電圧＋Ｖｌから減少していき時刻１１
６において零となり、時刻ｔｔ７まで保たれる。時刻ｔ
’１７以降において、時刻ｔｔＳまでに演算増１１ｄ＠
１の出力端子４の電圧＋Ｖｌまで上昇していく。分圧回
路１２の抵抗Ｒ７，Ｒ８Ｈ１前述のように値５式の等号
か成立するように選ばれるので、接続点１３の電圧ｆｌ
ｌｌｌＯ図１１４で示されるように、時刻Ｅｌｓ〜時刻
ｔ１ｇにおいて電圧Ｅ〜零までの範囲で変化する。こう
して接続点１３の電圧に零からＥｔでの１１８で変化し
、したがってコンデンサＣ２の端子間電圧の方向性は一
定である。こうしてコンデンサＣ２として有極性コンチ
ン４）ヲ便用することがａＪ能になる。
本発ｔ１４によれば、コンデンサＣ２として無極性のコ
ンデンサが便用されてもよいのはもちろんである。
ンデンサが便用されてもよいのはもちろんである。
以上のように本発明によれば、演算増幅器に関連して接
続されているコンデンサの端子間電圧の方向性は一定で
あり、したがってそのコンデンサとして有極性コン、デ
ンサを用りることが可能になる。
続されているコンデンサの端子間電圧の方向性は一定で
あり、したがってそのコンデンサとして有極性コン、デ
ンサを用りることが可能になる。
第１図は先行技術の電気回路図、＠２図Ｈ＠１図に示さ
れた先行技術の動作を説明するための波形図、第３回灯
本発明の一実施例の電気回路図、１８４図に＠３図に示
された実施例の動作を説明するための波形図、第５図に
本発明の他の実施例の電気回路図、第６図は＠５図に示
された実施例の動作を説明するための波形図、第７図に
本発明のさらに他の実施例の電気回路図、第８図は第７
図に示された実施例の動作を説明するための波形図、＠
９図に本発明の他の実施例の電気回路図、ｌＫ１０図に
ｗＪ１図に示された実施例の動作を説明するための波形
図である。 ｌ・・・演算増幅回路、２・・・反転入力端子、３・・
・非反転入力端子、４・・・出力端子、６・・・クラン
プ回路、８．１０．１２・・・分圧回路、Ｒ１−Ｒ８・
・・抵抗、Ｄ・・・ツェナダイオード、Ｃ２・・・コン
デンサ代理人 弁理士 西教圭一部 第１図 第２図
れた先行技術の動作を説明するための波形図、第３回灯
本発明の一実施例の電気回路図、１８４図に＠３図に示
された実施例の動作を説明するための波形図、第５図に
本発明の他の実施例の電気回路図、第６図は＠５図に示
された実施例の動作を説明するための波形図、第７図に
本発明のさらに他の実施例の電気回路図、第８図は第７
図に示された実施例の動作を説明するための波形図、＠
９図に本発明の他の実施例の電気回路図、ｌＫ１０図に
ｗＪ１図に示された実施例の動作を説明するための波形
図である。 ｌ・・・演算増幅回路、２・・・反転入力端子、３・・
・非反転入力端子、４・・・出力端子、６・・・クラン
プ回路、８．１０．１２・・・分圧回路、Ｒ１−Ｒ８・
・・抵抗、Ｄ・・・ツェナダイオード、Ｃ２・・・コン
デンサ代理人 弁理士 西教圭一部 第１図 第２図
Claims (1)
- 【特許請求の範囲】 ｉｌｌ演算増幅器の反転入力端子にコンデンサの一方の
端子を接続し、非反転入力を予め定める電位に保ち、演
算増幅器の出力端子からの信号をクランプ回路に与え、
クランプ回路に、コンデンサの端子間電位が一方向性と
なるように演算増幅器の出力−子からの信号を飽和させ
てコンデンサの、他方の端子に与えることを＃黴とする
積分回路。 （２）演算増幅器の反転入力−子にコンデンサの一方の
端子を接続し、非反転入力端子を予め定める電位に保ち
、演算増幅器の出力端子からの信号を分圧回路に与え、
分圧回路に、コンデンサの唱子闇鶏圧が一方向性となる
ように演算増幅器の出力端子からの信号を分圧してコン
デンサの他方の端子に与えることを特徴とする積分回路
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10215381A JPS582979A (ja) | 1981-06-29 | 1981-06-29 | 積分回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10215381A JPS582979A (ja) | 1981-06-29 | 1981-06-29 | 積分回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS582979A true JPS582979A (ja) | 1983-01-08 |
| JPS611793B2 JPS611793B2 (ja) | 1986-01-20 |
Family
ID=14319781
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10215381A Granted JPS582979A (ja) | 1981-06-29 | 1981-06-29 | 積分回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS582979A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03130489U (ja) * | 1990-04-11 | 1991-12-27 |
-
1981
- 1981-06-29 JP JP10215381A patent/JPS582979A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS611793B2 (ja) | 1986-01-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11201617B1 (en) | Local interconnect network (LIN) driver circuit | |
| JPS59108418A (ja) | 信号発生回路 | |
| JPS582979A (ja) | 積分回路 | |
| US3870898A (en) | Frequency-to-voltage converter | |
| CN117723798A (zh) | 电流传感器模拟装置及其电流产生方法 | |
| JPS6058601B2 (ja) | 変換回路 | |
| JPH05127763A (ja) | ボルテージレギユレータ | |
| JPH0310243B2 (ja) | ||
| CN107765068A (zh) | 一种电流检测电路及电流检测设备 | |
| JPS59205815A (ja) | デジタル信号で調整可能な端子電圧発生用集積回路 | |
| JPS6241262Y2 (ja) | ||
| JPS60223226A (ja) | カメラ | |
| JPS6348979Y2 (ja) | ||
| JPS5914856Y2 (ja) | 対数変換装置 | |
| JPS6118457Y2 (ja) | ||
| JPH0337076Y2 (ja) | ||
| SU1188866A1 (ru) | Генератор пилообразного напр жени | |
| SU540326A1 (ru) | Устройство защиты двухконтактного усилител мощности от перегрузки | |
| JP2827622B2 (ja) | 半導体装置の測定方法 | |
| JPH04159802A (ja) | 入力保護回路 | |
| JPS58181315A (ja) | 階段波発生回路 | |
| JPS62106326A (ja) | 測光装置 | |
| JPS63175907A (ja) | 定電流回路 | |
| JPS6024712A (ja) | 電圧電流変換器 | |
| JPH04251517A (ja) | 過電圧保護回路 |